特許

J-GLOBAL ID：202103018135132869

半導体デバイスおよびその製造方法

発明者： ソニー バーギース ,  ナウシャド ヴァリアム
出願人/特許権者： ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
代理人 (3件)： 杉村 憲司 ,  杉村 光嗣 ,  石川 雅章
公報種別：公表公報
出願番号（国際出願番号）：特願2020-523459
公開番号（公開出願番号）：特表2021-501991
出願日： 2018年10月23日
公開日（公表日）： 2021年01月21日
要約：

基板を提供するステップを含む方法であり、前記基板は、基板ベースおよび該基板ベース上に配置されたパターニングスタックを備える。前記基板は、前記パターニングスタック内に、第1の方向に沿って延在する第1の線形構造を含むとともに、前記パターニングスタック内に、前記第1の方向に対して非ゼロの角度を成す第2の方向に沿って延在する第2の線形構造を含むことができる。この方法は、前記第2の線形構造の一組の側壁上に一組の側壁スペーサを選択的に形成するステップも含む。

請求項（抜粋）：

基板ベースおよび前記基板ベース上に配置されたパターニングスタックを備える基板を提供するステップを含み、 前記基板はさらに、前記パターニングスタック内に、第1の方向に沿って延在する第1の線形構造を、および 前記パターニングスタック内に、前記第1の方向に対して非ゼロの角度を成す第2の方向に沿って延在する第2の線形構造を備え、 前記第2の線形構造の1組の側壁上に一組の側壁スペーサを選択的に形成するステップを含む、 方法。

IPC (3件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 21/76

FI (2件)：

H01L27/108 321 ,  H01L21/76 L

Fターム (9件)：

5F032AA35 ,  5F032AA45 ,  5F032AA46 ,  5F083AD69 ,  5F083GA10 ,  5F083NA10 ,  5F083PR04 ,  5F083PR09 ,  5F083PR38

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2010-008999   出願人：エルピーダメモリ株式会社
• フィンFETの製造方法およびデバイスの製造方法
  公報種別：公開公報   出願番号：特願2013-251146   出願人：キヤノンアネルバ株式会社
• 活性領域を限定する線状のトレンチを有する半導体素子及びその形成方法
  公報種別：公開公報   出願番号：特願2013-069241   出願人：三星電子株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2014-156666   出願人：マイクロンテクノロジー,インク.