特許
J-GLOBAL ID:202203008571818573

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人太陽国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2021-040326
公開番号(公開出願番号):特開2022-139789
出願日: 2021年03月12日
公開日(公表日): 2022年09月26日
要約:
【課題】イジングモデルによる、多くのスピン数での演算を可能とし、かつ、演算を低電力化する。 【解決手段】各スピンの状態を、全スピン間の相互作用を用いて計算するイジングモデルを構成する半導体装置であって、複数のチップの各々と、複数のチップと接続されたコントローラとを有し、複数のチップの各々は、制御回路によって制御される、スピンブロックと、相互作用ブロックと、演算ブロックとを有し、チップにおけるiについての部分計算結果をコントローラに出力し、コントローラは、複数のチップの各々において計算されたiについての部分計算結果を受け付けると、複数のチップの各々の隣接性に関わらず、部分計算結果の各々を統合して演算し、演算した統合結果を、複数のチップの各々に出力し、統合結果を受け付けたチップごとに、演算ブロックは、統合結果に基づいて、iについてのスピンの状態の更新判断を行い、スピンの状態を更新する。 【選択図】図2
請求項(抜粋):
各スピンの状態を、全スピン間の相互作用を用いて計算するイジングモデルを構成する半導体装置であって、 複数のチップの各々と、前記複数のチップと接続されたコントローラとを有し、 前記複数のチップの各々は、制御回路によって制御される、スピンブロックと、相互作用ブロックと、演算ブロックとを有し、 前記スピンブロックには、配列i,jで表されるスピンの各々の状態が格納され、 前記相互作用ブロックには、配列i,jで表される相互作用が格納され、 前記チップごとに、前記演算ブロックは、前記相互作用と、jについての前記スピンの状態と、外部の影響を表す外部磁場係数とに基づいて計算した当該チップにおけるiについての部分計算結果を前記コントローラに出力し、 前記コントローラは、前記複数のチップの各々において計算されたiについての前記部分計算結果を受け付けると、前記複数のチップの各々の隣接性に関わらず、前記部分計算結果の各々を統合して演算し、演算した統合結果を、前記複数のチップの各々に出力し、 前記統合結果を受け付けた前記チップごとに、前記演算ブロックは、前記統合結果に基づいて、iについての前記スピンの状態の更新判断を行い、前記スピンの状態を更新する、 半導体装置。
IPC (1件):
G06N 10/00
FI (1件):
G06N10/00
引用特許:
出願人引用 (5件)
全件表示

前のページに戻る