特許
J-GLOBAL ID：202403007063959925
計算機システム、及び冗長化要素構成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
弁理士法人ウィルフォート国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2022-098666
公開番号（公開出願番号）：特開2024-000105
出願日： 2022年06月20日
公開日（公表日）： 2024年01月05日
要約：
【課題】容易且つ適切にストレージシステムにおける信頼性を向上できるようにする。
【解決手段】複数のインスタンス40をリスク境界で区分された複数のサブゾーンのいずれかに配置可能なストレージシステムを含む計算機システムにおいて、計算機システムのプロセッサを、複数のストレージ(73)から提供される容量プールに基づくボリュームに対するI/O処理を制御するストレージコントローラ(72)を、複数のサブゾーン30に配置された複数のインスタンス40に冗長化して構成させるようにする。
【選択図】図6
請求項（抜粋）：
複数のインスタンスをリスク境界で区分された複数のサブゾーンのいずれかに配置可能なストレージシステムを含む計算機システムであって、
前記計算機システムのプロセッサは、
複数の記憶デバイスから提供される容量プールに基づくボリュームに対するI/O処理を制御するストレージコントローラを、複数のサブゾーンに配置された複数のインスタンスに冗長化して構成させる
計算機システム。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
