Rchr
J-GLOBAL ID:200901002072188447   Update date: Sep. 19, 2024

Nakamura Kazuyuki

ナカムラ カズユキ | Nakamura Kazuyuki
Affiliation and department:
Job title: Professor
Homepage URL  (1): http://www.design.cms.kyutech.ac.jp/~nakamura/
Research field  (1): Electronic devices and equipment
Research keywords  (17): シグナル・インテグリティ ,  LSI設計CAD ,  高速インターフェース ,  通信用LSI ,  メモリLSI ,  ロジックLSI ,  アナログ/デジタル混載回路 ,  アナログ回路 ,  デジタル回路 ,  EDA ,  VLSI ,  High-speed Interface ,  Memory LSI ,  Logic LSI ,  A/Dmix Circuits ,  Analog Circuits ,  Digital Circuits
Research theme for competitive and other funds  (2):
  • 2001 - VLSI回路の高性能化(高速・低電力)に関する研究、VLSI回路の設計法に関する研究
  • -
MISC (131):
Patents (15):
  • 半導体記憶装置
  • SRAMメモリセルの評価方法及びSRAMメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体
  • SRAMメモリセルの評価方法及びSRAMメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体
  • SRAMメモリセルの評価方法及びSRAMメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体
  • ELECTRONIC CIRCUIT DEVICE
more...
Books (2):
  • はかる×わかる半導体 半導体テスト技術者検定3級問題集
    日経BPコンサルティング 2014 ISBN:9784864430715
  • はかる×わかる半導体 入門編
    日経BPコンサルティング 2013 ISBN:9784864430395
Lectures and oral presentations  (101):
  • 小規模SRAM回路のフリーツールによるレイアウト設計及び検証
    (LSIとシステムのワークショップ 2018 2018)
  • Fully Digital Ternary Content Addressable Memory using Ratio-less SRAM Cells and Hierarchical-AND Matching Comparator for Ultra-low-voltage Operation
    (2018 international Symposium on Dependable integrated Systems 2018)
  • Fully Digital Ternary Content Addressable Memory using Ratio-less SRAM Cells and Hierarchical-AND Matching Comparator for Ultra-low-voltage Operation
    (2018 international Symposium on Dependable integrated Systems 2018)
  • レイアウト設計・レイアウト検証におけるフリーツール代用化に関する研究
    (LSIとシステムのワークショップ 2017 2017)
  • A DC-balanced Bus-invert Coding for Stabilizing the Intermediate Power Level in Stacked-Vdd LSIs
    (2016 international Symposium on Dependable integrated Systems 2016)
more...
Works (11):
  • レシオレス型3値連想メモリの連続駆動による脳型ハードウエアの実現に関する研究
    2018 - 2021
  • ビッグデータの高速検索処理を可能にする超低消費電力レシオレスCAMの研究
    2015 - 2018
  • 素子ばらつき・経年劣化に影響を受けず動作可能な完全デジタルSRAM回路の研究
    2012 - 2015
  • AS242Z03484J素子ばらつきの影響を受けず超低電圧・超低消費電力動作が可能な完全デジタルSRAM回路の研究開発
    2012 - 2013
  • 素子ばらつき・経年劣化に耐性を持つアナログ回路動作マージン自動極大化設計法の研究
    2009 - 2012
more...
Education (4):
  • - 1988 Kyushu University
  • - 1988 Kyushu University Graduate School, Division of Engineering
  • - 1986 Kyushu University School of Engineering
  • - 1986 Kyushu University Faculty of Engineering Department of Electrical Engineering
Professional career (1):
  • Doctor of Engineering (Kyushu University)
Work history (17):
  • 2014 - 2018 Kyushu Institute of Technology Center for Microelectronic Systems
  • 2014 - 2018 Vice Director,Center for Microelectronic Systems,Kyushu Institute of Technology
  • 2018 - Kyushu Institute of Technology Center for Microelectronic Systems
  • 2018 - Director,Center for Microelectronic Systems,Kyushu Institute of Technology
  • 2013 - Kyushu Institute of Technology Research Center for Dependable Integrated Systems
Show all
Committee career (12):
  • 2006 - 2007 電子情報通信学会 集積回路研究会(ICD) システムLSIワークショップ実行委員
  • 2001 - 2006 電子情報通信学会 集積回路研究会(ICD) 研究専門委員
  • 2006 - 電子情報通信学会 集積回路研究会 12月研究会プログラム委員
  • 2005 - 電子情報通信学会 集積回路研究会 12月研究会プログラム委員
  • 2005 - 電子情報通信学会 VLSI設計技術特集号 論文誌C 特集号編集委員
Show all
Awards (1):
  • 2013 - LSIとシステムのワークショップ 2013 ICD優秀ポスター賞(学生部門)
Association Membership(s) (6):
米国電気電子学会(IEEE) ,  電子情報通信学会 ,  Inc. ,  The Institute of Electrical and Electronics Engineers ,  information and communication engineers (IEICE) ,  The institue of electronics
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page