• A
  • A
  • A
日本語 Help
Science and technology information site for articles, patents, researchers information, etc.
Rchr
J-GLOBAL ID:201501007888767879   Update date: Sep. 11, 2024

Kawahara Takayuki

カワハラ タカユキ | Kawahara Takayuki
Affiliation and department:
Job title: Professor
Homepage URL  (2): https://www.rs.tus.ac.jp/elec/education/laboratory.htmlhttps://www.tus.ac.jp/en/fac/p/index.php?69ac
Research field  (1): Electronic devices and equipment
Research keywords  (2): Sustainable/Electronic Circuits/Device Engineering ,  Sustainable Electronic Circuits/Device Engineering
Research theme for competitive and other funds  (3):
  • 2022 - 2025 Research on the creation and evaluation of high-performance scalable fully coupled Ising machine LSI
  • 2019 - 2022 Examination of new read disturbance mechanism and its solution in spin-orbit torque RAM
  • 2018 - 2019 隣接セル間のみながら全結合を実現した汎用イジングマシンLSIとAIエッジデータ処理システムの研究開発
Papers (146):
  • Akari Endo, Taichi Megumi, Takayuki Kawahara. Fabrication and Evaluation of a 22nm 512 Spin Fully Coupled Annealing Processor for a 4k Spin Scalable Fully Coupled Annealing Processing System. IEEE 22nd World Symposium on Applied Machine Intelligence and Informatics (SAMI 2024). 2024. 71-76
  • Taichi Megumi, Takayuki Kawahara. Circuit Optimization of Ternary Sparse Neural Net. IEEE 22nd World Symposium on Applied Machine Intelligence and Informatics (SAMI 2024). 2024. 53-58
  • Taichi Megumi, Akari Endo, Takayuki Kawahara. Scalable Fully-Coupled Annealing Processing System Implementing 4096 Spins Using 22nm CMOS LSI. IEEE Access. 2024. 12. 19711-19723
  • Yuya Hayakawa, Yuga Aoki, Kenjiro Mori, Takumi Ito, Takayuki Kawahara. Experimental Investigation of the Generalization Performance of Neural Network in Defect Localization System for Steel Pipe Health Monitoring. 2023 IEEE Region 10 Conference (TENCON 2023). 2023
  • Yuya Fujiwara, Takayuki Kawahara. BNN Training Algorithm with Ternary Gradients and BNN based on MRAM Array. 2023 IEEE Region 10 Conference (TENCON 2023). 2023
more...
MISC (49):
  • 河原尊之. ■技術トピックス 〇スケーラブルな全結合型イジングプロセッシングLSIシステム. 日本工業出版「配管技術 」2024年8月号. 2024. 66. 9. 22-27
  • 野見山 敏輝、河原尊之. FPGA実装に向けたハイゼンベルクモデルを用いたシミュレーテッドアニーリングの検討. 電子情報通信学会2024年総合大会 情報・システムソサイエティ特別企画 ジュニア&学生ポスターセッション予稿集. 2024. ISS. P-028. 76
  • 岡大輔、河原尊之. 磁気スキルミオンを用いたスパイキングニューロン素子の検討. 電子情報通信学会2023年総合大会 情報・システムソサイエティ特別企画 ジュニア&学生ポスターセッション予稿集. 2023. ISS. P-038. 90
  • 北原 伸次朗、遠藤 あかり、惠 太一、河原 尊之. スケーラブル型全結合イジングマシン内部の相互作用半減による独立した2つのイジングマシンの実装. 電子情報通信学会技術研究報告. 2022. 122. 284. 72-77
  • 渡邉大貴、河原尊之. 高性能イジングマシンに向けたデータ記憶回路の素子数削減とレイアウト面積縮小の検討. 電子情報通信学会2022年総合大会 情報・システムソサイエティ特別企画 ジュニア&学生ポスターセッション予稿集. 2022. ISS. A-011. 11
more...
Patents (278):
more...
Books (5):
  • 人工知能チップ回路入門
    コロナ社 2024 ISBN:9784339009927
  • 理工系の基礎 電気・電子工学 電磁気学から電子回路まで
    丸善出版 2018 ISBN:9784621302996
  • Green Computing with Emerging Memory: Low-Power Computation for Social Innovation
    Springer 2012
  • Chapter 7: "Memory Leakage Reduction," in Leakage in Nanometer CMOS Technologies, S. G. Narendra and A. Chandrakasan eds.
    Springer 2005
  • Chapter 10: "Case Study: Leakage Reduction in Hitachi/Renesas Microprocessors," in Leakage in Nanometer CMOS Technologies, S. G. Narendra and A. Chandrakasan eds.
    Springer 2005
Lectures and oral presentations  (167):
  • 誤差拡散法による低ビット相互作用イジングマシンの 解効率の改善
    (2024年電子情報通信学会総合大会 2024)
  • 交通信号機のDDPG制御を用いたプローブ交通情報の有用性の検討
    (2024年電子情報通信学会総合大会 2024)
  • スケーラブルイジングマシン向け22nm CMOS LSIチップ設計と評価
    (2024年電子情報通信学会総合大会 2024)
  • Transformerを用いた時系列データ予測
    (2024年電子情報通信学会総合大会 2024)
  • Transformerへの量子リザバーコンピューティング組込手法検討
    (2024年電子情報通信学会総合大会 2024)
more...
Education (2):
  • - 1985 Kyushu University Graduate School, Division of Natural Science Department of Physics
  • - 1983 Kyushu University Faculty of Science Department of Physics
Professional career (1):
  • Doctor of Philosophy in Engineering (Kyushu University)
Work history (8):
  • 2014 - 現在 Electrical Engineering, Tokyo University of Science Professor
  • 2005 - 2014 HCRL Chief Researcher
  • 1999 - 2005 HCRL Unit Leader (Senior Researcher)
  • 1998 - 1999 Hitachi System LSI Development Center Senior Engineer
  • 1997 - 1998 Swiss Federal Institute of Technology Lausanne (EPFL) Visiting Researcher
Show all
Committee career (32):
  • 2024/01 - 2025/12 IEEE Circuits and Systems Society IEEE Open Journal of Circuits and Systems Editorial Board
  • 2022/01 - 2023/12 米国電気電子学会(IEEE)回路とシステムソサエティ(CASS) 学会誌及び論文誌の編集者
  • 2017/05 - 2018/03 IEEE Industrial Electronics Society (IES) IEEE Fellow Evaluation Committee Member
  • 2017/05 - 2018/03 IEEE Industrial Electronics Society (IES) IEEE Fellow Evaluation Committee Member
  • 2016/05/05 - 2016/05/05 5th International Symposium on Next-Generation Electronics Session Chair
Show all
Awards (14):
  • 2022/12/14 - SEMICON Japan 2022 Academia Award: Sponsor Award (Muratech Award)
  • 2020/12/10 - Best Paper Award (IEEE APCCAS 2020)
  • 2017/04/11 - Prizes for Science and Technology, Development Category, by the Minister of Education, Culture, Sports, Science and Technology
  • 2015/10/14 - NVMTS 2015 Best Poster Award
  • 2015/10/14 - Best Poster Award (NVMTS 2015)
Show all
Association Membership(s) (8):
IEEE International Solid-State Circuits Conference (ISSCC) ,  IEEE Symposium on VLSI Circuits ,  IEEE International Memory Workshop (IMW) ,  IEEE Biomedical Circuits and Systems Conference (BioCAS) ,  5th International Symposium on Next-Generation Electronics ,  IEEE Industrial Electronics Society (IES) ,  IEEE Solid-State Circuits Society (SSCS) ,  IEEE Circuits and Systems Society (CASS)
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page