• A
  • A
  • A
日本語 Help
Science and technology information site for articles, patents, researchers information, etc.
Rchr
J-GLOBAL ID:201901011596288860   Update date: Feb. 06, 2025

Seto Kenshu

Seto Kenshu
Affiliation and department:
Research field  (1): Computer systems
Research theme for competitive and other funds  (5):
  • 2024 - 2027 高位合成を用いた融合型ニューラルネットワークアクセラレータの自動生成
  • 2019 - 2022 Fused-layer neural network accelerators with reduced on-chip memories
  • 2016 - 2020 Memory access optimizations for VLSI design with high-level synthesis
  • 2012 - 2014 Custom Instruction Generation for Multiprocessor SoCs
  • 2009 - 2012 Demonstration of innovative Germanium optoelectronic devices and developments of simulation technologies
Papers (31):
more...
MISC (37):
  • 佐々木龍也, 岩崎凌大, 瀬戸謙修, 飯田全広. eFPGA IP向けPAE Cellを用いたヘテロ構造クラスタの提案と評価. 電子情報通信学会技術研究報告. 2025. RECONF2024-128. 122-127
  • 徳石和樹, 木山真人, 尼崎太樹, 瀬戸謙修. Graph Neural NetworkによるFPGA配線処理の一検討. 電子情報通信学会技術研究報告. 2025. VLD2024-99. 128-133
  • 平賀啓三, 瀬戸謙修, 飯田全広, 別所和宏. eFPGA IP向け論理セルアーキテクチャのNV化の提案. 電子情報通信学会技術報告. 2024. VLD2024-63. 204-209
  • 岩崎凌大, 佐々木龍也, 瀬戸謙修, 飯田全広. 新プログラマブル論理素子PAE Cellを用いたeFPGAの性能評価. 電子情報通信学会技術研究報告. 2024. RECONF2024-45. 18-23
  • 瀬戸, 謙修, 岩崎, 凌大, 佐々木, 龍也, 飯田, 全広. eFPGA IP向け論理セルを対象としたテクノロジマッピングの提案と評価. DAシンポジウム2024論文集. 2024. 285-291
more...
Lectures and oral presentations  (2):
  • High-level synthesis for accelerator synthesis
    (The 10th Taiwan and Japan Conference on Circuits and Systems (TJCAS) 2024)
  • Software code optimization for high-level synthesis (HLS)
    (The 12th International Conference on Radar, Antenna, Microwave, Electronics and Telecommunications (ICRAMET) 2023)
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page