Rchr
J-GLOBAL ID:200901000908563148   Update date: Sep. 01, 2020

Takagi Naofumi

タカギ ナオフミ | Takagi Naofumi
Affiliation and department:
Research field  (2): Information networks ,  Computer systems
Research keywords  (8): 論理設計 ,  論理回路 ,  算術演算回路 ,  ハードウェアアルゴリズム ,  Logic design ,  Logic circuits ,  Arithmetic circuits ,  Hardware algorithm
Research theme for competitive and other funds  (8):
  • 2006 - 2011 超伝導単一磁束量子回路による再構成可能な低電力高性能プロセッサ
  • 2006 - 2011 Low-power, high-performance, reconfigurable processor using single flux quantum circuits
  • 2008 - テスト容易な演算回路の自動合成に関する研究
  • 2008 - Studies on synthesis of easily testable arithmetic circuits
  • 1984 - 論理回路及び論理設計に関する研究
Show all
Papers (218):
  • Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi. Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Utilizing Special RSFQ Gates. IEEE Transactions on Applied Superconductivity. 2020. 1-1
  • Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi. Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Using the Characteristics of Pulse Logic. ISEC 2019 - International Superconductive Electronics Conference. 2019
  • KITO Nobutaka, TAKAGI Naofumi. Concurrent Error Detectable Carry Select Adder with Easy Testability. IEEE Transactions on Computers. 2019. 68. 7. 1105-1110
  • KITAMURA Kei, TAKAGI Kazuyoshi, TAKAGI Naofumi. A Global Routing Method with Wire Length Budgeting for SFQ Logic Cirduits. 12th Superconducting SFQ VLSI Workshop (SSV 2019). 2019. 38-43
  • DEJIMA Takashi, TAKAGI Kazuyoshi, TAKAGI Naofumi. A Hierarchical Placement Method with Cell Clustering for Rapid-Single-Flux-Quantum Ciercuits. 12th Superconducting SFQ VLSI Workshop (SSV 2019). 2019. 33-37
more...
MISC (28):
  • 谷 祐輔, 高瀬 英希, 大川 猛, 高木 一義, 高木 直史. A Comparative Evaluation of SW/HW Communication Methods on System Design Environments for Programmable SoCs. 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2016. 115. 518. 139-144
  • 岩田 淳, 高瀬 英希, 高木 一義, 高木 直史. 同一命令セットヘテロジニアスマルチコアのための消費エネルギーを削減するタスクスケジューリング (コンピュータシステム). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2015. 114. 506. 113-118
  • 岩田 淳, 高瀬 英希, 高木 一義, 高木 直史. 同一命令セットヘテロジニアスマルチコアのための消費エネルギーを削減するタスクスケジューリング (ディペンダブルコンピューティング). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2015. 114. 507. 113-118
  • 岩田 淳, 高瀬 英希, 高木 一義, 高木 直史. 同一命令セットヘテロジニアスマルチコアのための消費エネルギーを削減するタスクスケジューリング. 研究報告システムとLSIの設計技術(SLDM). 2015. 2015. 33. 1-6
  • IWATA ATSUSHI, TAKASE HIDEKI, TAKAGI KAZUYOSHI, TAKAGI NAOFUMI. A Task Migration Method for Real-time Systems on Heterogeneous Multi-Cores with Single Instruction Set Architecture. IEICE technical report. Dependable computing. 2014. 114. 329. 63-68
more...
Patents (27):
  • 並列係数ソーティング回路
  • Arithmetic processor and multiplier using redundant signed digit arithmetic
  • Arithmetic processor and divider using redundant signed digit
  • Adder circuitry utilizing redundant signed digit operands
  • High speed multiplier utilizing signed-digit and carry-save operands
more...
Books (6):
  • New Inter-University Logic Circuits
    Ohmsha 2010
  • VLSI Algorithms for Arithmetic Operations
    Corona Publishing Co., LTD 2005
  • The VLSI Handbook
    CRC Press (with IEEE Press) 2000
  • Inter-University Logic Circuits and Automata
    Ohmsha 1998
  • Logic Circuits
    Shokodo 1997
more...
Lectures and oral presentations  (3):
  • Development of CAD tools for SFQ logic circuits and design of data-path circuits for SFQ bit-slice processors
    (The 10th Superconducting SFQ VLSI Workshop (SSV 2017) 2017)
  • Research Results of CREST-JST SFQ-RDP Project and Future Issues
    (The 6th Superconducting SFQ VLSI Workshop (SSV 2013) 2013)
  • An energy-efficient high-performance processor with reconfigurable data-paths using RSFQ circuits
    (24th International Symposium on Superconductivity 2011)
Works (13):
  • 単一磁束量子回路による再構成可能な低電力高性能プロセッサ
    2006 - 2011
  • Low-power, high-performance, reconfigurable processor using single flux quantum circuits
    2006 - 2011
  • テスト容易な演算回路の自動合成に関する研究
    2008 -
  • ハードウェアアルゴリズムの性能評価に関する研究
    2004 - 2007
  • SFQ回路高速化アーキテクチャの研究
    2002 - 2006
more...
Professional career (1):
  • Dr. Engineering (Kyoto University)
Work history (11):
  • 2010/04 - 現在 Kyoto University
  • 2003/04 - 2010/03 - 名古屋大学 情報科学研究科 教授
  • 1998/05 - 2003/03 Nagoya University
  • 1998 - 2003 Professor, Graduate School of Engineering, Nagoya University
  • 2003 - - Professor, Graduate School of Information Science, Nagoya University
Show all
Committee career (15):
  • 2015/10 - 2019/09 IEEE Transactions on Computers Associate Editor
  • 2006 - 2007 電子情報通信学会 評議員
  • 2005 - 2007 電子情報通信学会 東海支部 評議員
  • 2004 - 2007 電子情報通信学会 ELEX編集委員会 委員
  • 2007 - 電子情報通信学会 東海支部 学生会顧問
Show all
Awards (8):
  • 2005 - 文部科学大臣表彰 科学技術賞 研究部門
  • 2005 - MEXT Minister Award on Science and Technology
  • 1995 - 情報処理学会坂井記念特別賞
  • 1995 - 日本IBM科学賞
  • 1991 - 電子情報通信学会篠原記念学術奨励賞
Show all
Association Membership(s) (18):
電子情報通信学会 学会誌編集委員会 ,  情報処理学会 アルゴリズム研究会 ,  電子情報通信学会 コンピュテーション研究専門委員会 ,  IEEE Symposium on Computer Arithmetic Steering Committee ,  電子情報通信学会 情報・システムソサエティ運営委員会 ,  IEEE Transactions on Computers ,  情報処理学会 システムLSI設計技術研究会 ,  情報処理学会 東海支部 ,  電子情報通信学会 ELEX編集委員会 ,  電子情報通信学会 東海支部 ,  電子情報通信学会 ディペンダブルコンピューティング研究専門委員会 ,  IEEE ,  日本情報科教育学会 ,  情報処理学会 ,  電子情報通信学会 ,  IEEE Symposium on Computer Arithmetic Steering Committee ,  IEEE Transactions on Computers ,  IEEE
※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page