Art

J-GLOBAL ID：200902156524135355   Reference number：98A0308999

timation of Fault Probability in a Logical Circuit by Use of Input Grouping.

等価入力グルーピングを用いた論理回路の故障確率の推定

Author (2)： MIYATA CHIKARA (鹿児島工高専) ,  KASHIWAGI HIROSHI (熊本大 工)
Material： 計測自動制御学会論文集  (Transactions of the Society of Instrument and Control Engineers)
Volume： 34  Issue： 2  Page： 72-77  Publication year： Feb. 1998 
JST Material Number： S0104A  ISSN： 0453-4654  CODEN： KJSRA  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *logic circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0308999&from=J-GLOBAL&jstjournalNo=S0104A") }}

JST classification (1)： Logic circuits  (NC05070B)

Reference (14)：

• YAU, S. S. An Efficient Algorithm for Generating Complete Test Sets for Combinational Logic Circuits. IEEE Trans. on Computers. 1971, C-20, 1245-1251
• 玉本英夫. 論理回路の故障診断. 1983
• 樹下. ディジタル回路の故障診断. 1983, 上
• AGRAWAL, P. Probabilistic Analysis of Random Test Generation Method for Irredundant Combinational Logic Networks. IEEE Trans. on Computers. 1975, C-24-7, 691-694
• DAVID, R. Fault Diagnosis of RAM's from Random Testing Experiments. IEEE Trans. on Computers. 1990, 39-2, 220-229

Terms in the title (5)： 等価 ,  グルーピング ,  論理回路 ,  故障確率 ,  推定