Art

J-GLOBAL ID：200902223466730530   Reference number：08A0322461

High-Performance and Low-Leak Bulk Logic Platform Utilizing FET Specific Multiple Stressors with Highly Enhanced Strain for 45-nm CMOS Technology

トランジスタ領域毎に最適化された複数歪技術を用いる45nmノード高性能・低リークバルクロジックプラットフォーム技術

Author (23)： MIYASHITA TOSHIHIKO (富士通研) ,  IKEDA KEIJI (富士通研) ,  KIM Y. S. (富士通研) ,  YAMAMOTO TOMONARI (富士通研) ,  SAMBONSUGI YASUHIRO (富士通研) ,  OCHIMIZU HIROSATO (富士通研) ,  SAKODA TSUNEHISA (富士通研) ,  MINAKATA HIROSHI (富士通研) ,  HAYAMI YUKA (富士通研) ,  OKOSHI KATSUAKI (富士通) ,  SHIMAMUNE YOSUKE (富士通研) ,  FUKUDA MASAO (富士通) ,  OKABE KEN'ICHI (富士通) ,  KUBO TOMOHIRO (富士通) ,  TAJIMA MITSUGU (富士通) ,  YAMAMOTO TOMOHIKO (富士通) ,  OWADA TAMOTSU (富士通) ,  MORI TOSHIFUMI (富士通) ,  SUKEGAWA KAZUO (富士通研) ,  TSUKUNE ATSUHIRO (富士通研) ,  IKEDA KAZUHITO (富士通研) ,  KASE MASATAKA (富士通) ,  SUGII TOSHIHIRO (富士通研)
Material： 電気学会電子デバイス研究会資料  (電気学会研究会資料)
Volume： EDD-08  Issue： 36-45  Page： 35-39  Publication year： Mar. 06, 2008 
JST Material Number： Z0910A  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *transistor ,  range ,  optimization ,  technology ,  semiconductor device ,  consumed electric power ,  gate dielectric film
Semi thesaurus term： CMOSデバイス ,  SiON ,  コアトランジスタ ,  *バルクロジック ,  *プラットフォーム技術 ,  特性改善 ,  複数歪技術 ,  領域 ,  *strained silicon

JST classification (2)： Manufacturing technology of solid-state devices  (NC03030V) ,  Research and development  (NA01030B)

Reference (7)：

• H. Ohta, Y. Kim, Y. Shimamune, T. Sakuma, A. Hatada, A. Katakami, T. Soeda, K. Kawamura, H. Kokura, H. Morioka, T. Watanabe, J. Oh, Y. Hayami, J. Ogura, M. Tajima, T. Mori, N. Tamura, M. Kojima, and K. Hashimoto,“High Performance 30 nm Gate Bulk CMOS for 45 nm Node with S-shaped SiGe-SD,” IEDM Tech. Dig., pp. 247, 2005.
• T. Yamamoto, T. Kubo, T. Sukegawa, A. Katakami, Y. Shimamune, N. Tamura, H. Ohta, T. Miyashita, S. Sato, M. Kase, and T. Sugii,“Advangates of a New Scheme of Junction Profile Engineering with Laser Spike Annealing and Its Integration into a 45-nm Node High Performance CMOS Technology,” Symp. on VLSI Tech. Dig, pp. 122, 2007.
• H. Ohta, H. Fukutome, T. Sakuma, A. Hatada, K. Ohkoshi, K. Ikeda, T. Miyashita, T. Mori, and T. Sugii,“Novel Thin Sidewall Structure for High Performance Bulk CMOS with Charge-Assisted Source-Drain-Extension,” Symp. on VLSI Tech. Dig., pp. 120, 2007.
• A. Wei, M. Wiatr, A. Mowry, A. Gehring, R. Boschke, C. Scott, J. Hoentschel, S. Duenkel, M. Gerhardt, T. Feudel, M. Lenski, F. Wirbeleit, R. Otterbach, R. Callahan, G. Koemer, N. Krumm, D. Greenlaw, M. Raab, and M. Horstmann,“Multiple Stress Memorization In Advanced SOI CMOS Technoogies,” Symp. on VLSI Tech. Dig., pp. 216, 2007.
• H. Nii, T. Sanuki, Y. Okayama, K. Ota, T. Iwamoto, T. Fujiimaki, T. Kimura, R. Watanabe, T. Komoda, A. Eiho, K. Aikawa, H. Yamaguchi, R. Morimoto, K. Ohshima, T. Yokoyama, T. Matsumoto, K. Hachimine, Y. Sogo, S. Shino, S. Kanai, T. Yamazaki, S. Takahashi, H. Maeda, T. Iwata, K. Ohno, Y. Takegawa, A. Oishi, M. Togo, K. Fukasaku, Y Takasu, H. Yamasaki, H. Inokuma, K. Matsuo, T. Sato, M. Nakazawa, T. Katagiri, K. Nakazawa, T. Shinyama, T. Tetsuka, S. Fujita, Y. Kagawa, K. Nagaoka, S. Muramatsu, S. Iwasa, S. Mimotogi, K. Yoshida, K. Sunouchi, M. Iwai, M. Saito, M. Ikeda, Y. Enomoto, H. Naruse, K. Imai, S. Yamada, N. Nagashima, T. Kuwata, and F. Matsuoka,“A 45nm High Performance Bulk Logic Platform Technology (CMOS6) using Ultra High NA (1.07) Immersion Lithography with Hybrid Dual-Damascene Structure and Porous Low-k BEOL,” IEDM Tech. Dig., pp. 685, 2006.

Terms in the title (5)： トランジスタ ,  最適化 ,  歪 ,  ノード ,  高性能