Art

J-GLOBAL ID：200902233148476159   Reference number：06A0395225

A Design and Evaluation of Low Energy Processor by Variable Stages Pipeline Technique

可変パイプラインを用いた低消費エネルギープロセッサの設計と評価

Author (6)： ICHIKAWA YUJI (広島市大 大学院情報科学研究科) ,  SASAKI TAKAHIRO (三重大 工) ,  HIRONAKA TETSUO (広島市大 情報科学) ,  TANIGAWA KAZUYA (広島市大 情報科学) ,  KITAMURA TOSHIAKI (広島市大 情報科学) ,  KONDO TOSHIO (三重大 工)
Material： 情報処理学会論文誌  (IPSJ Journal)
Volume： 47  Issue： SIG7(ACS14)  Page： 231-242  Publication year： May. 15, 2006 
JST Material Number： Z0778A  ISSN： 0387-5806  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： computer architecture ,...
Semi thesaurus term： *energy saving ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0395225&from=J-GLOBAL&jstjournalNo=Z0778A") }}

JST classification (3)： Digital computer systems in general  (JC02010O) ,  Computer system development  (JD02010R) ,  General  (NC03161C)

Reference (15)：

• Pouwelse, J., Langendoen, K. and Sips, H.: Dynamic voltage scaling on a low-power microprocessor, 7th ACM Int. Conf. on Mobile Computing and Networking (Mobicom), pp. 251-259 (July 2001).
• 嶋田 創, 安藤秀樹, 島田俊夫: パイプラインステージ統合: 将来のモバイルプロセッサのための消費エネルギー削減技術, 2003年先進的計算基盤システムシンポジウムSACSIS 2003, pp. 283-290(2003).
• Shimada, H., Ando, H. and Shimad, T.: Pipeline Stage Unification: A Low-Energy Consumption Technique for Future Mobile Processors, The International Symposium on Low Power Electronics and Design 2003, pp. 326-329 (Aug.2003).
• 嶋田創, 安藤秀樹, 島田俊夫: パイプラインステージ統合とダイナミック・ボルテージ・スケーリングを併用したハイブリッド消費電力削減機構, 2004年先進的計算基盤システムシンポジウムSACSIS2004, pp. 11-18(2004).
• Koppanalil, J., Ramrakhyani, P., Desai, S., Vaidyanathan, A. and Rotenberg, E.: A Case for Dynamic Pipeline Scaling, Proc. Int. Conf. on Compilers, Architecture and Synthesis for Embedded Systems 2002, pp. 1-8(2002).

Terms in the title (6)： 可変 ,  パイプライン ,  消費エネルギー ,  プロセッサ ,  設計 ,  評価