Art

J-GLOBAL ID：200902270699110530   Reference number：06A0424179

Consistent Simulation Evaluation of Flex Power FPGA from Circuit Level to Chip Level

Flex Power FPGAの回路レベルからチップレベルまでの一貫したシミュレーション評価

Author (7)： HIOKI MASAKAZU (産業技術総合研 エレクトロニクス研究部門) ,  KAWANAMI TAKASHI (産業技術総合研 エレクトロニクス研究部門) ,  TSUTSUMI TOSHIYUKI (産業技術総合研 エレクトロニクス研究部門) ,  TSUTSUMI TOSHIYUKI (明治大 理工) ,  NAKAGAWA TADASHI (産業技術総合研 エレクトロニクス研究部門) ,  SEKIGAWA TOSHIHIRO (産業技術総合研 エレクトロニクス研究部門) ,  KOIKE HAMPEI (産業技術総合研 エレクトロニクス研究部門)
Material： 電子情報通信学会論文誌 D  (IEICE Transactions on Information and Systems (Japanese Edition))
Volume： J89-D  Issue： 6  Page： 1071-1081  Publication year： Jun. 01, 2006 
JST Material Number： S0757C  ISSN： 1880-4535  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0424179&from=J-GLOBAL&jstjournalNo=S0757C") }}

JST classification (1)： General  (NC03161C)

Reference (19)：

• S. Borkar, “Low power design challenges for the decade,” ASP-DAC, pp. 293-296, 2001.
• T. Kawanami, M. Hioki, H. Nagase, T. Tsutsumi, T. Nakagawa, T. Sekigawa, and H. Koike, “Preliminary evaluation of flex power FPGA: A power reconfigurable architecture with fine granularity,” IEICE Trans. Inf.& Syst., vol. E87-D, no.8, pp. 2004-2010, Aug.2004.
• M. Hioki, T. Kawanami, T. Tsutsumi, T. Nakagawa, T. Sekigawa, and H. Koike, “Can a cool chip be hot? Yes, flex power FPGA Can.,” COOL Chips VII, pp. 49-57 2004.
• T. Kawanami, M. Hioki, H. Nagase, T. Tsutsumi, T. Nakagawa, T. Sekigawa, and H. Koike, “Preliminary performance analysis of flex power FPGA, a power reconfigurable device with fine granularity,” FPGA, p. 257, 2004.
• L. Wei, Z. Chen, M. Johnson, K. Roy, and V. De, “Design and optimization of low voltage high performance dual threshold CMOS circuits,” DAC, pp. 489-494, 1998.

Terms in the title (3)： FPGA ,  シミュレーション ,  評価