Pat
J-GLOBAL ID：200903001415802023

半導体チップの実装方法

Inventor：
渡邊 真

About 渡邊 真


Applicant, Patent owner：
シチズン時計株式会社

About シチズン時計株式会社


Agent (1)： 大澤 敬
Gazette classification：公開公報
Application number (International application number)：1998122005
Publication number (International publication number)：1999087429
Application date： May. 01, 1998
Publication date： Mar. 30, 1999
Summary：
【要約】【課題】 異方性導電接着剤を用いて半導体チップを回路基板上に実装する際に、気泡の発生を低減して接着力を強め、半導体チップと回路基板との熱歪みの発生を防いで信頼性を高める。【解決手段】 回路基板12上に異方性導電接着剤18を配置した後、加熱治具20によって、回路基板12を異方性導電接着剤18の硬化温度より低い温度で仮加熱し、その後に半導体チップ13を回路基板12上に配置して、加熱加圧治具19によって熱圧着して、異方性導電接着剤18を硬化させる。その際に回路基板12を下面側からも半導体チップ13に対する加熱温度より低い温度で加熱することにより、熱歪みの発生を防ぐことができる。
Claim (excerpt)：
突起電極を設けた半導体チップを配線パターンを形成した回路基板に実装する半導体チップの実装方法であって、前記回路基板上に異方性導電接着剤を配置する工程と、その異方性導電接着を配置した回路基板を該異方性導電接着剤の硬化温度より低い温度で仮加熱する工程と、前記半導体チップの突起電極を前記回路基板上の配線パターンと位置合わせして、前記半導体チップを前記回路基板に配置する工程と、該半導体チップを該回路基板に加圧しながら加熱して前記異方性導電接着剤を硬化させる工程とを有することを特徴とする半導体チップの実装方法。
IPC (3)：
H01L 21/60 311 ,  H01L 21/60 ,  H05K 3/32
FI (3)：
H01L 21/60 311 S ,  H01L 21/60 311 T ,  H05K 3/32 B
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM