Pat
J-GLOBAL ID：200903002306536913

半導体装置の製造方法

Inventor：
鈴木 克己

About 鈴木 克己

, 
中田 義弘

About 中田 義弘

, 
矢野 映

About 矢野 映


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：2002043242
Publication number (International publication number)：2003243384
Application date： Feb. 20, 2002
Publication date： Aug. 29, 2003
Summary：
【要約】【課題】 半導体装置の製造方法に関し、エッチングした場合の表面ラフネスの解消、エッチング停止層などの加工性の向上、多孔質膜の保護効果の向上を目的とし、半導体装置に於ける絶縁膜として低密度膜と高密度膜との積層膜を用い、しかも、その低密度膜と高密度膜とからなる積層膜を同一装置内で実現できるようにする。【解決手段】 半導体基板1上に低密度絶縁膜2となる低密度絶縁膜材料を塗布してからプリベークを行い、低密度絶縁膜2上に高密度絶縁膜となる高密度絶縁膜材料を塗布してからプリベークを行って積層膜とする工程と、その後、積層膜を一括してキュアすることで多層構造体とする。
Claim (excerpt)：
半導体基板上に低密度絶縁膜となる低密度絶縁膜材料を塗布してからプリベークを行い、次いで、低密度絶縁膜上に高密度絶縁膜となる高密度絶縁膜材料を塗布してからプリベークを行って積層膜とする工程と、その後、積層膜を一括してキュアすることで多層構造体とする工程とが含まれてなることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/312 ,  H01L 21/768
FI (3)：
H01L 21/312 M ,  H01L 21/312 C ,  H01L 21/90 S
F-Term (32)：
5F033HH11 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR06 ,  5F033RR29 ,  5F033SS22 ,  5F033TT04 ,  5F033XX24 ,  5F058AA10 ,  5F058AC10 ,  5F058AD05 ,  5F058AF04 ,  5F058AG01 ,  5F058AH02 ,  5F058BA20 ,  5F058BD01 ,  5F058BD07 ,  5F058BF46 ,  5F058BH01 ,  5F058BJ02
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM