Pat
J-GLOBAL ID:200903002313348979

薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法

Inventor:
Applicant, Patent owner:
Agent (1): 八田 幹雄 (外4名)
Gazette classification:公開公報
Application number (International application number):2000280373
Publication number (International publication number):2001148377
Application date: Sep. 14, 2000
Publication date: May. 29, 2001
Summary:
【要約】【課題】 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法を提供する。【解決手段】 半導体ウェーハをローディング/アンローディングするロボットアームを具備するトランスファチャンバに連結されており、誘電膜を蒸着する多機能チャンバと、前記多機能チャンバにオゾン発生器またはプラズマ発生器のアニール手段が連結されて前記多機能チャンバで下部電極の前処理、前記誘電膜の後処理及び上部電極の後処理を行う。そして、本発明の薄膜形成装置を用いてキャパシタの下部電極上に形成された誘電膜をアニール手段で後処理することによってキャパシタの漏れ電流を減少させうる。
Claim (excerpt):
複数枚の半導体ウェーハのローディングされたカセットが位置するロードロックチャンバと、前記ロードロックチャンバに連結されて前記半導体ウェーハをローディング/アンローディングするロボットアームを具備するトランスファチャンバと、前記トランスファチャンバに連結されて誘電膜を蒸着する多機能チャンバと、前記多機能チャンバに連結されたアニール手段を含んで前記多機能チャンバで下部電極前処理、前記誘電膜後処理及び上部電極後処理を行うことを特徴とする薄膜形成装置。
IPC (7):
H01L 21/31 ,  C23C 16/40 ,  C23C 16/56 ,  H01L 21/316 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (8):
H01L 21/31 B ,  C23C 16/40 ,  C23C 16/56 ,  H01L 21/316 X ,  H01L 21/316 P ,  H01L 27/10 451 ,  H01L 27/10 621 B ,  H01L 27/10 651
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page