半導体集積回路装置及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：作田康夫
Gazette classification：公開公報
Application number (International application number)：2001112159
Publication number (International publication number)：2002313951
Application date： Apr. 11, 2001
Publication date： Oct. 25, 2002
Summary：

【要約】【課題】キャパシタの静電容量の増大とリーク電流の減少。【解決手段】粗面化した多結晶シリコン膜からなる下部電極19,20上に、2.5nm以上の物理膜厚を有するトンネルリーク電流を抑制する界面膜21と、五酸化タンタルからなる高誘電体膜22を積層して換算膜厚が3.0nm以下のキャパシタを構成する。界面膜21は、例えば、Al2O3、Al2O3とSiO2の混合相、ZrSiO4、HfSiO4、Y2O3とSiO2の混合相、La2O3とSiO2の混合相、LPCVD法によって形成される窒化膜とする。【効果】本発明によれば、微細化しても十分な静電容量と低いリーク電流を示すキャパシタを構成できる。

Claim (excerpt)：

リンを添加した粗面化された多結晶シリコン下部電極と、タンタルを主成分とする第1の誘電体膜と、上記多結晶シリコン下部電極と上記第1の誘電体膜に挟まれた第2の誘電体膜とを有するキャパシタを備えた半導体集積回路装置において、上記第1の誘電体膜と上記第2の誘電体膜の積層膜のシリコン酸化膜に換算した膜厚が3.0nm以下で、かつ、上記第2の誘電体膜が上記多結晶シリコン下部電極から上記第1の誘電体膜中へ電子のトンネルを抑制できる膜厚を有してなることを特徴とする半導体集積回路装置。

IPC (2)：

H01L 21/8242 , H01L 27/108

FI (2)：

H01L 27/10 621 C , H01L 27/10 651

F-Term (11)：

5F083AD24 , 5F083AD48 , 5F083AD62 , 5F083GA06 , 5F083JA02 , 5F083JA06 , 5F083JA40 , 5F083MA06 , 5F083MA17 , 5F083NA08 , 5F083PR33

Patent cited by the Patent：

Cited by examiner (7)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平7-340369 Applicant：株式会社日立製作所
半導体集積回路装置およびその製造方法
Gazette classification：公開公報 Application number：特願平9-173365 Applicant：株式会社日立製作所
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平10-251511 Applicant：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

Show all

Return to Previous Page