Pat
J-GLOBAL ID:200903002960166475

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 井上 一 (外2名)
Gazette classification:公開公報
Application number (International application number):1997318975
Publication number (International publication number):1999145134
Application date: Nov. 05, 1997
Publication date: May. 28, 1999
Summary:
【要約】 (修正有)【課題】 平坦性の改善と層間容量の低減とにより、信頼性並びにデバイス特性が向上された保護絶縁膜を有する半導体装置およびその製造方法を提供する。【解決手段】 半導体装置は、MOS素子を含む半導体基板11、前記半導体基板の上に形成された複数の配線領域L1,L2および該配線領域のうちの最上層に位置する配線領域の上に形成された保護絶縁膜PLを含む。前記保護絶縁膜PLは、第1のシリコン酸化膜80、第1のシリコン酸化膜の上に形成され、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜82、および最上層を構成するシリコン窒化膜86、を含む。
Claim (excerpt):
素子を含む半導体基板、前記半導体基板の上に形成された複数の配線領域および該配線領域のうちの最上層に位置する配線領域の上に形成された保護絶縁膜を含み、前記保護絶縁膜は、第1のシリコン酸化膜、前記第1のシリコン酸化膜の上に形成され、シリコン化合物と過酸化水素との重縮合反応によって形成された第2のシリコン酸化膜、および最上層を構成するシリコン窒化膜、を含む半導体装置。
IPC (3):
H01L 21/318 ,  H01L 21/316 ,  H01L 21/768
FI (3):
H01L 21/318 M ,  H01L 21/316 M ,  H01L 21/90 K
Patent cited by the Patent:
Cited by applicant (7)
Show all

Return to Previous Page