Pat
J-GLOBAL ID：200903002993410037

半導体集積回路装置

Inventor：
川上 愼也

About 川上 愼也


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 酒井 宏明
Gazette classification：公開公報
Application number (International application number)：2008150861
Publication number (International publication number)：2009296548
Application date： Jun. 09, 2008
Publication date： Dec. 17, 2009
Summary：
【課題】複数のフリップフロップ回路とこれらフリップフロップ回路の各出力が入力される論路回路でのNBTI劣化を全体として効果的に抑制できるようにする。【解決手段】通常動作モードおよび低消費電力モードの際にクロック信号が供給される複数のフリップフロップ回路1a,1b,1cおよび前記各フリップフロップ回路の各出力が入力される論理回路2を有する低消費電力モードの対象回路を備える半導体集積回路装置において、前記各フリップフロップ回路は、通常動作モードと低消費電力モードとの切り替えを指定する動作モード切替信号に基づき、通常動作モード時には通常データ信号を選択し、低消費電力モード時には当該フリップフロップ回路の反転出力を選択し、選択信号を当該フリップフロップ回路のデータ入力端子に入力させるセレクタ3a,3b,3cをそれぞれ備える。【選択図】 図1
Claim (excerpt)：
通常動作モードおよび低消費電力モードの際にクロック信号が供給される1以上のフリップフロップ回路および前記1以上のフリップフロップ回路の各出力が入力される論理回路を有する低消費電力モードの対象回路を備える半導体集積回路装置において、 前記各フリップフロップ回路は、 通常動作モードと低消費電力モードとの切り替えを指定する動作モード切替信号に基づき、通常動作モード時には通常データ信号を選択し、低消費電力モード時には当該フリップフロップ回路の反転出力を選択し、選択信号を当該フリップフロップ回路のデータ入力端子に入力させるセレクタをそれぞれ備えることを特徴とする半導体集積回路装置。
IPC (4)：
H03K 3/037 ,  H03K 19/017 ,  H03K 19/003 ,  H03K 5/00
FI (4)：
H03K3/037 Z ,  H03K19/00 101Z ,  H03K19/003 Z ,  H03K5/00 X
F-Term (19)：
5J032AB02 ,  5J032AC11 ,  5J043AA00 ,  5J043HH02 ,  5J043HH04 ,  5J043JJ04 ,  5J043JJ10 ,  5J043KK00 ,  5J043KK02 ,  5J043KK03 ,  5J056AA05 ,  5J056BB21 ,  5J056CC00 ,  5J056CC14 ,  5J056CC16 ,  5J056FF02 ,  5J056FF07 ,  5J056FF10 ,  5J056GG13
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (12)
Show all

Return to Previous Page

TOP

BOTTOM