Pat

J-GLOBAL ID：200903003464526450

集積回路の実装構造

Inventor： 宇田 尚典 ,  小原 輝昭
Applicant, Patent owner： 株式会社豊田中央研究所 ,  株式会社デンソー
Agent (1)： 藤谷 修
Gazette classification：公開公報
Application number (International application number)：2000386923
Publication number (International publication number)：2002190701
Application date： Dec. 20, 2000
Publication date： Jul. 05, 2002
Summary：

【要約】【課題】 コプレーナ線路の伝送損を低減させること。【解決手段】 コプレーナ線路(信号線111、グランド線112及び113)を形成した半導体基板110を実装するための実装基板100が、裏面に接地導体板104を有する際に、半導体基板110と実装基板100の間隙に誘電体150を充填する。この誘電体150の比誘電率が半導体基板110の比誘電率と実装基板100の比誘電率の中間の値であるならば、半導体基板110に形成したコプレーナ線路における伝送損を低減できる。

Claim (excerpt)：

コプレーナ線路を形成した、比誘電率がεICの誘電体に形成された集積回路を、裏面に導体のグランドが配設された比誘電率がεSUBの誘電体基板上にフリップチップ的に実装する実装構造において、前記集積回路のコプレーナ線路を形成した面と前記誘電体基板表面との間隙に比誘電率εRESの誘電体、ただしεIC>εRES>εSUBである、を充填したことを特徴とする集積回路の実装構造。

IPC (5)：

H01P 3/02 ,  H01L 23/12 301 ,  H01L 23/14 ,  H01L 23/29 ,  H01L 23/31

FI (4)：

H01P 3/02 ,  H01L 23/12 301 L ,  H01L 23/14 R ,  H01L 23/30 R

F-Term (6)：

4M109AA01 ,  4M109BA03 ,  4M109CA03 ,  4M109EA02 ,  4M109EA11 ,  4M109EC07

Patent cited by the Patent：

Cited by examiner (5)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平10-101051   Applicant：松下電器産業株式会社
• 半導体モジュール
  Gazette classification：公開公報   Application number：特願平10-053947   Applicant：株式会社東芝
• 誘電体基板
  Gazette classification：公開公報   Application number：特願平4-081597   Applicant：ジャパンゴアテックス株式会社
• エポキシ樹脂組成物及び半導体装置
  Gazette classification：公開公報   Application number：特願平11-089666   Applicant：住友ベークライト株式会社
• 樹脂封止型半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-078058   Applicant：株式会社東芝