Pat
J-GLOBAL ID：200903004189364564

半導体装置の製造方法

Inventor：
浅川 和彦

About 浅川 和彦


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 佐藤 幸男
Gazette classification：公開公報
Application number (International application number)：2001123784
Publication number (International publication number)：2002319585
Application date： Apr. 23, 2001
Publication date： Oct. 31, 2002
Summary：
【要約】【課題】 基板上の導電部分を覆う絶縁層のグローバル段差の緩和を図るためのダミーが必要か否かを判定する方法を提供する。【解決手段】 半導体基板上に凸状に形成された導電部分を埋設すべく前記基板上に形成される絶縁層の平坦化のために該絶縁層に埋設される凸状のダミーを前記基板上に形成すべきか否かを判定する方法。前記基板の各領域毎に、該領域を含む所定領域の面積に対する該所定領域内の前記導電部分の面積の割合を算出し、算出された値が閾値以下である前記各領域に前記ダミーを形成するとの判定を下す。
Claim (excerpt)：
半導体基板上に形成された導電部分を埋設すべく前記基板上に形成される絶縁層の平坦化のために該絶縁層に埋設されるダミーが設けられた半導体装置の製造方法であって、前記基板上の前記導電部分を除く領域に前記ダミーを形成すべきか否かを、前記基板の各領域毎に、該領域を含む所定領域の面積に対する該所定領域内の前記導電部分の面積の割合に基づいて判定し、該判定結果に基づいて形成された前記ダミーと前記導電部分とを覆うべく前記基板上に前記絶縁層を形成すること、該絶縁層の表面に化学的機械的研磨を施すことを含む、半導体装置の製造方法。
IPC (3)：
H01L 21/3205 ,  H01L 21/304 622 ,  H01L 21/82
FI (4)：
H01L 21/304 622 N ,  H01L 21/88 K ,  H01L 21/88 S ,  H01L 21/82 D
F-Term (10)：
5F033QQ48 ,  5F033SS15 ,  5F033UU01 ,  5F033UU07 ,  5F033VV01 ,  5F033VV02 ,  5F033XX01 ,  5F064DD07 ,  5F064DD13 ,  5F064DD24
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM