Pat
J-GLOBAL ID：200903004213452526

不揮発性半導体記憶装置

Inventor：
福田 康之

About 福田 康之

, 
柴田 昇

About 柴田 昇


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 特許業務法人高橋・林アンドパートナーズ
Gazette classification：公開公報
Application number (International application number)：2005360440
Publication number (International publication number)：2007164899
Application date： Dec. 14, 2005
Publication date： Jun. 28, 2007
Summary：
【課題】 容量カップリングの影響によりフラグデータの信頼性を損なうことのない不揮発性半導体記憶装置を提供する。【解決手段】 本発明の不揮発性半導体記憶装置は、フラグセル部にデータを書き込む際に、一つのビット線BLへと接続される複数のフラグセル15において、前記ビット線BL方向にフラグセル一つおきにデータを書き込むようにし、且つ、一つのワード線WLに接続された複数のフラグセル15においても、前記ワード線WL方向にフラグセル一つおきにデータを書き込むようにすることを特徴としている。このようにすることで、前記ワード線WL方向に隣接するフラグセル15から容量カップリングの影響を受けることがなくなり、前記フラグセル15に記憶されるデータ(フラグデータ)の信頼性を向上することが可能となる。【選択図】 図8
Claim (excerpt)：
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、 前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線と、 前記メモリセルユニットの一端に接続されたビット線と、 前記メモリセルユニットの他端に接続されたソース線と、 を有する不揮発性半導体記憶装置であって、 一つの前記ワード線に接続された前記複数のメモリセルがページという単位を構成し、 前記ページが、フラグセル部を有し、 前記フラグセル部にデータを書き込む際に、一つの前記ビット線へと接続される複数のメモリセルにおいて、前記ビット線方向にメモリセル一つおきにデータを書き込むようにし、且つ、一つの前記ワード線に接続された複数のメモリセルにおいても、前記ワード線方向にメモリセル一つおきにデータを書き込むようにした不揮発性半導体記憶装置。
IPC (2)：
G11C 16/02 ,  G11C 16/04
FI (3)：
G11C17/00 611G ,  G11C17/00 622E ,  G11C17/00 601E
F-Term (10)：
5B125BA02 ,  5B125CA20 ,  5B125DA03 ,  5B125DB02 ,  5B125DE08 ,  5B125DE09 ,  5B125EA05 ,  5B125EA10 ,  5B125EF09 ,  5B125FA04
Patent cited by the Patent：
Cited by applicant (7)
Show all

Return to Previous Page

TOP

BOTTOM