Pat
J-GLOBAL ID：200903023857714747

不揮発性半導体記憶装置及びその書き込み方法

Inventor：
河野 和幸

About 河野 和幸


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (5)： 小栗 昌平 ,  本多 弘徳 ,  市川 利光 ,  高松 猛 ,  濱田 百合子
Gazette classification：公開公報
Application number (International application number)：2004081988
Publication number (International publication number)：2005267811
Application date： Mar. 22, 2004
Publication date： Sep. 29, 2005
Summary：
【課題】検査工程で行われる物理チェッカーパターン、論理チェッカーパターン等の書き込み動作の高速化を図る不揮発性半導体記憶装置、及びその書き込み方法を提供する。【解決手段】偶数番目のビット線BL0、BL2に接続された第1グループの書き込み回路30a、30cと、奇数番目のビット線BL1、BL3に接続された第2グループの書き込み回路30b、30dは制御信号TSE、TSOにより各々活性化状態、非活性化状態に制御される。物理チェッカーパターンの書き込み動作は、第1のワード線と第1グループの書き込み回路を活性化状態にして行われる第1のページのプログラム動作と、第2のワード線と第2グループの書き込み回路を活性化状態にして行われる第2のページのプログラム動作と、第1・第2のワード線と全ての書き込み回路を活性化状態にして行われる第1・第2のページの同時ベリファイ動作とにより行う。【選択図】 図8
Claim (excerpt)：
複数のワード線と複数のビット線の交点にマトリクス状に配置された複数のメモリセルを有するメモリセルアレイと、 各ビット線毎に配置され、前記複数のメモリセルから構成されるページへ書き込みデータの一括書き込み動作を行う書き込み手段と、 偶数番目のビット線に接続された第1グループのメモリセルへの書き込み動作を行う第1グループの書き込み手段及び奇数番目のビット線に接続された第2グループのメモリセルへの書き込み動作を行う第2グループの書き込み手段の少なくとも一方を活性化状態又は非活性化状態に設定する書き込み手段活性化状態設定手段と、 前記複数のワード線から1又は2のワード線を選択するワード線選択手段と、 を備える不揮発性半導体記憶装置。
IPC (6)：
G11C16/02 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (5)：
G11C17/00 601Z ,  H01L27/10 481 ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 611A
F-Term (30)：
5B125BA02 ,  5B125DB04 ,  5B125DB08 ,  5B125DE05 ,  5B125DE07 ,  5B125EA02 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083ER03 ,  5F083ER14 ,  5F083ER22 ,  5F083GA01 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA10 ,  5F083ZA20 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BC01 ,  5F101BE01 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BH26
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM