Pat
J-GLOBAL ID：200903004257342736

半導体光素子および半導体光素子を作製する方法

Inventor：
村田 道夫

About 村田 道夫


Applicant, Patent owner：
住友電気工業株式会社

About 住友電気工業株式会社


Agent (4)： 長谷川 芳樹 ,  寺崎 史朗 ,  柴田 昌聰 ,  近藤 伊知良
Gazette classification：公開公報
Application number (International application number)：2005056398
Publication number (International publication number)：2006245132
Application date： Mar. 01, 2005
Publication date： Sep. 14, 2006
Summary：
【課題】劈開によらずミラー端面を形成可能な構造を有する半導体光素子を提供する。【解決手段】活性領域17は、第1導電型III-V化合物半導体領域13と第2導電型III-V化合物半導体領域15との間に設けられている。InP半導体領域19は、活性領域17の端面17aを覆う。活性領域17は、所定の軸Axに沿って伸びている。第1導電型III-V化合物半導体領域13は第1導電型のInP基板21を含む。InP基板21は、所定の軸Axに交差する平面に沿って伸びる第1の端面21aおよび第2の端面21bを有する。活性領域17は、InP基板21上に設けられている。InP半導体領域19の表面19aの位置P0は、所定の軸Axの方向に関して、InP基板21の第1の端面21aの位置P1とInP基板21の第2の端面21bの位置P2との間に位置している。【選択図】図1
Claim (excerpt)：
半導体光素子を作製する方法であって、 InP半導体領域上に設けられた活性層の端面が現れる側面を有する溝を、前記活性層を含むIII-V化合物半導体領域に、前記InP半導体領域に到達する深さまで前記III-V化合物半導体領域をエッチングして形成する工程と、 前記InP半導体領域内の構成原子のマストランスポートを引き起こして、前記活性層の前記端面上にInPを形成する工程と を備える、ことを特徴とする方法。
IPC (1)：
H01S 5/16
FI (1)：
H01S5/16
F-Term (11)：
5F173AA22 ,  5F173AA46 ,  5F173AA48 ,  5F173AB13 ,  5F173AB75 ,  5F173AH14 ,  5F173AP05 ,  5F173AP43 ,  5F173AP86 ,  5F173AR92 ,  5F173AR93
Patent cited by the Patent：
Cited by applicant (4)
Show all

Return to Previous Page

TOP

BOTTOM