Pat

J-GLOBAL ID：200903004638553458

強誘電体半導体メモリ装置及びその製造方法

Inventor： 小澤 聡一郎 ,  シャン サン ,  能代 英之 ,  ジョージ ヒッカート ,  松浦 克好 ,  ファン チュウ ,  齊藤 丈靖
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2002052230
Publication number (International publication number)：2002324897
Application date： Feb. 27, 2002
Publication date： Nov. 08, 2002
Summary：

【要約】【課題】 本発明は、疲労特性や劣化や信頼性が改善された強誘電体ランダムアクセスメモリ装置の提供を目的とする。【解決手段】 本発明の強誘電体ランダムアクセスメモリ装置は、下部電極と、PZT膜と、SrRuO3を含む上部電極の積層により形成された強誘電体キャパシタを有し、PZT膜は、約17個/μm2以下の密度のピンホールを含む。

Claim (excerpt)：

活性層が設けられた基板と、該活性層と電気接続され、該基板に設けられた下部電極と、少なくともPb、Zr及びTiを含み、下面から上面へ連続的に広がって柱状微構造を形成する多数の結晶粒子を含み、該結晶粒子はピンホールを有する、ペロブスカイト型の強誘電体膜と、該強誘電体膜に設けられ、Sr及びRuを含有するペロブスカイト型の導電酸化物膜の上部電極と、を備え、該強誘電体膜は、Ca及びSrを更に含有し、該強誘電体膜は、1μm2当たり34個を超えない密度でピンホールが設けられている、強誘電体ランダムアクセスメモリ装置。

IPC (2)：

H01L 27/105 ,  H01L 21/316

FI (2)：

H01L 21/316 Y ,  H01L 27/10 444 B

F-Term (16)：

5F058BA11 ,  5F058BC03 ,  5F058BF12 ,  5F058BH03 ,  5F083FR02 ,  5F083GA21 ,  5F083JA15 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083MA06 ,  5F083MA19 ,  5F083NA08 ,  5F083PR22 ,  5F083PR33

Patent cited by the Patent：

Cited by applicant (3)

• キャパシタ構造及びその製造方法
  Gazette classification：公開公報   Application number：特願平10-306224   Applicant：日本電気株式会社
• 誘電体薄膜素子及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-108628   Applicant：シャープ株式会社
• ハ-ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
  Gazette classification：公開公報   Application number：特願平11-256316   Applicant：テキサスインスツルメンツインコーポレイテツド

Cited by examiner (3)

• キャパシタ構造及びその製造方法
  Gazette classification：公開公報   Application number：特願平10-306224   Applicant：日本電気株式会社
• 誘電体薄膜素子及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-108628   Applicant：シャープ株式会社
• ハ-ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
  Gazette classification：公開公報   Application number：特願平11-256316   Applicant：テキサスインスツルメンツインコーポレイテツド