Pat
J-GLOBAL ID:200903004677232588
レートセンサを製造するための方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
矢野 敏雄 (外2名)
Gazette classification:公開公報
Application number (International application number):1997211560
Publication number (International publication number):1998084119
Application date: Aug. 06, 1997
Publication date: Mar. 31, 1998
Summary:
【要約】【解決手段】 振動構造及び該振動構造のための懸架部を備えたレートセンサを製造するための方法において、レートセンサ及び導体路が第3の層から構造化されており、導体路が切欠きを介して第3の別の領域に対して電気的に絶縁され、かつ電気的に絶縁性の第2の層を介して第1の層に対して電気的に絶縁されている。【効果】 前記手段に基づき、3層構造によって形成されて簡単な電気接触が達成される。第1及び第3の層にとって同一のエッチングプロセスが用いられるので、特に合理的な製造が可能である。
Claim (excerpt):
振動構造及び該振動構造のための懸架部を備えたレートセンサ(6)を製造するための方法であって、振動構造が少なくとも部分的に櫛形構造を備えた加速度センサとして構成されており、第1の層(1)、絶縁性の第2の層(2)及び第3の層(3)を備えたサブストレートから成っており、a)第3の層(3)に櫛形構造及び導体路(4)を構造化して、b)第2の層(2)を櫛形構造の下側で少なくとも部分的に除去して、c)第1の層(1)に不活性層(11)を施し、該不活性層(11)を振動構造の領域で除去して、第1の層(1)を振動構造の領域で所定の厚さまで切除し、d)第3の層(3)、第2の層(2)、及び第1の層(1)から振動構造を構造化する形式のものにおいて、a〜dの段階を任意の順序で行うようにして、この場合、aの段階をbの段階の前に行い、かつ第1の層の切除をドライエッチングプロセスで行うことを特徴とする、レートセンサを製造するための方法。
IPC (4):
H01L 29/84
, G01C 19/56
, G01P 9/04
, H01L 41/08
FI (4):
H01L 29/84 Z
, G01C 19/56
, G01P 9/04
, H01L 41/08 Z
Patent cited by the Patent: