Pat
J-GLOBAL ID:200903005255545164

電界効果トランジスタ

Inventor:
Applicant, Patent owner:
Agent (2): 恩田 博宣 ,  恩田 博宣
Gazette classification:公開公報
Application number (International application number):1997334453
Publication number (International publication number):1999168207
Application date: Dec. 04, 1997
Publication date: Jun. 22, 1999
Summary:
【要約】【課題】新規な構成にてゲート電極とゲートコンタクト層界面のショットキー障壁高さを大きくし、ゲートリーク電流を低減できる電界効果トランジスタを提供する。【解決手段】InP基板1上に、i型In0.53Ga0.47Asチャネル層3と、n型In0.52Al0.48Asドープ層5と、膜厚20nmのi型In0.2 Al0.8 Asゲートコンタクト層6と、n型In0.53Ga0.47Asオーミックコンタクト層7とが積層され、オーミックコンタクト層7に、底面がゲートコンタクト層6に達するリセス8が形成されている。リセス8内のゲートコンタクト層6にゲート電極9がショットキー接触している。ソース・ドレイン電極10,11がオーミックコンタクト層7にオーミック接触している。
Claim (excerpt):
InP基板上に、少なくとも、電子がキャリアとして移動するチャネル層と、該チャネル層に電子を供給するn型の不純物がドープされた電子供給層と、ゲート電極がショットキー接触するInAlAs系材料よりなるゲートコンタクト層とがヘテロ接合にて積層された構造をなす電界効果トランジスタであって、前記ゲートコンタクト層として、In<SB>X </SB>Al<SB>1-X </SB>Asの組成を、0<X<0.52としたことを特徴とする電界効果トランジスタ。
IPC (3):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page