半導体装置用のカプセル化金属構造および同構造を含むMIMキャパシタ

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：坂口博 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001127214
Publication number (International publication number)：2002026018
Application date： Apr. 25, 2001
Publication date： Jan. 25, 2002
Summary：

【要約】【課題】基板に形成されたフィーチャ中にカプセル化された金属構造を製造する方法を提供すること。【解決手段】フィーチャの側壁および底面をバリア層によって覆い、フィーチャに金属を、好ましくは電気めっきによって充てんする。金属中にリセスを形成し、金属の上面を覆い第1のバリア層と接触した追加のバリア層を付着させる。この追加のバリア層を、好ましくは化学機械研磨によって平坦化する。この方法を、MIMキャパシタの製造に使用することができる。このとき、カプセル化された金属構造はキャパシタの下部プレートとして機能する。基板の上面に第2の基板層を付着させ、カプセル化された金属構造の上に開口をあける。この開口に誘電層を付着させ、これによって開口の底のカプセル化された金属構造を覆う。キャパシタの上部プレートの働きをする追加の層を付着させて、誘電層を覆い、開口を埋める。誘電層および追加の層を、好ましくはCMPによって平坦化する。

Claim (excerpt)：

上面を有する基板に形成され、側壁および底面を有し、少なくとも前記側壁および底面が第1のバリア層によって覆われ、金属が充てんされたフィーチャ中に、カプセル化された金属構造を製造する方法であって、前記金属中にリセスを形成し、これによって前記金属の上面を前記基板の前記上面よりも低くする段階と、前記金属の前記上面を覆う追加のバリア層を付着させ、前記第1のバリア層と接触させる段階と、前記追加のバリア層を平坦化する段階とを含む方法。

IPC (4)：

H01L 21/3205 , H01L 21/288 , H01L 21/822 , H01L 27/04

FI (4)：

H01L 21/288 E , H01L 21/88 R , H01L 21/88 K , H01L 27/04 C

F-Term (26)：

4M104BB32 , 4M104DD43 , 4M104DD52 , 4M104DD75 , 4M104FF17 , 4M104FF18 , 4M104HH12 , 5F033HH11 , 5F033HH21 , 5F033HH32 , 5F033MM01 , 5F033MM05 , 5F033MM12 , 5F033MM13 , 5F033PP06 , 5F033PP27 , 5F033QQ48 , 5F033RR04 , 5F033RR06 , 5F033XX24 , 5F033XX28 , 5F038AC05 , 5F038AC10 , 5F038AC15 , 5F038EZ14 , 5F038EZ15

Patent cited by the Patent：

Cited by examiner (6)

銅配線製造方法、半導体装置、及び銅配線製造装置
Gazette classification：公開公報 Application number：特願平7-046322 Applicant：日本真空技術株式会社
集積回路の多段埋め込み配線構造およびその製造方法
Gazette classification：公開公報 Application number：特願平8-089507 Applicant：三菱電機株式会社
コンデンサおよびその作製方法
Gazette classification：公開公報 Application number：特願平8-274530 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション

Show all

Return to Previous Page