インターフェイス回路

Inventor： , , ,
Applicant, Patent owner：
Agent (6)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
Gazette classification：公開公報
Application number (International application number)：2006211750
Publication number (International publication number)：2008040639
Application date： Aug. 03, 2006
Publication date： Feb. 21, 2008
Summary：

【課題】転送データと同期してトグルされるデータストローブ信号のポストアンブル終了時のハイインピーダンス状態移行時のグリッジノイズの影響を回避して、高速かつ正確にデータ転送を実行する。【解決手段】ソース側から転送されるデータストローブ信号(DQS)を所定期間可変遅延線(20)で遅延し、この遅延データストローブ信号(DLDQS)と非遅延データストローブ信号とを検出器(22)へ与える。検出器(22)は、非遅延データストローブ信号DQSのLレベルからHレベルの立上がり時の遅延データストローブ信号(DLDQS)がLレベルのときに、プリアンブル期間が完了し、有効データが転送されたと判定する。この検出結果(DQT)に従って、インターフェイス回路部において、転送データの取込および取込アドレスの初期化を実行する。【選択図】図3

Claim (excerpt)：

データストローブ信号に同期して転送されるデータを受けるインターフェイス回路であって、前記データストローブ信号を遅延する遅延線を含み、前記データストローブ信号と前記遅延線の出力信号とに従って、前記データの転送開始を示すプリアンブル期間完了を検出するプリアンブル検出回路、前記プリアンブル検出回路の出力信号に従って起動されて前記データを取込むデータ受信回路とを備える、インターフェイス回路。

IPC (1)：

G06F 12/00

FI (2)：

G06F12/00 564D , G06F12/00 597D

F-Term (1)：

5B060CC01

Patent cited by the Patent：

Cited by applicant (4)

メモリインターフェイス制御回路
Gazette classification：公開公報 Application number：特願2004-092268 Applicant：日本電気株式会社
メモリデバイス制御回路
Gazette classification：公開公報 Application number：特願2004-214326 Applicant：キヤノン株式会社
遅延制御装置
Gazette classification：公開公報 Application number：特願2004-189213 Applicant：株式会社リコー

Show all

Return to Previous Page