Pat
J-GLOBAL ID:200903008961463811

電界放出素子

Inventor:
Applicant, Patent owner:
Agent (1): 脇 篤夫 (外2名)
Gazette classification:公開公報
Application number (International application number):1997116965
Publication number (International publication number):1998308162
Application date: May. 07, 1997
Publication date: Nov. 17, 1998
Summary:
【要約】【課題】 カソード電極およびゲート電極の端子出しを同一平面上に行うことによって、工程数増加,プロセスの複雑化を防止した電界放出素子を提供する。【解決手段】 カソード基板1上には、図示しないカソード電極とともに、ゲート電極4の端子出しのためのゲート端子7が形成され、絶縁層8にはスルーホール9が設けられる。このような多層配線構造において、絶縁層8上のゲート電極4のラインは、スルーホール9においてカソード基板1上のゲート端子7に接続される。シール6の直下は絶縁層8となるため、シール6とゲート電極4およびゲート端子7とが接触することがないため、シール保護層を削減することが可能となる。コーン電極5の下に形成した抵抗層3をスルーホール9においてゲート電極4およびゲート端子7間に設けることもできる。
Claim (excerpt):
カソード基板側とアノード基板側とが離隔され封着された電界放出素子において、前記カソード基板上に形成されたカソード電極およびゲート端子と、前記カソード電極および前記ゲート端子を覆い前記カソード電極および前記ゲート端子の端子出しがなされた絶縁層と、該絶縁層上に形成されたゲート電極と、前記カソード電極と交差する位置の前記ゲート電極および前記位置の前記絶縁層に設けられた開口部と、前記カソード電極上の一部分に少なくとも形成された抵抗層と、前記開口部内に形成され前記抵抗層を介してカソード電極と電気的に接続されたエミッタ電極と、前記絶縁層に形成されたスルーホールを有し、前記ゲート電極および前記ゲート端子は、前記スルーホールにおいて電気的に接続されることを特徴とする電界放出素子。
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page