Pat
J-GLOBAL ID：200903009592425680

半導体装置及びその製造方法

Inventor：
堤 聡明

About 堤 聡明


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 宮田 金雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996316268
Publication number (International publication number)：1998163130
Application date： Nov. 27, 1996
Publication date： Jun. 19, 1998
Summary：
【要約】【課題】 従来のコバルトシリサイド工程においては、例えば半導体基板の拡散領域表面に直接コバルト膜を積層し、熱処理を加えていたため、形成されたコバルトシリサイド膜と拡散領域との接合面の凹凸が激しくなり、半導体基板と拡散領域との接合面にまでコバルトシリサイド膜が達し、接合リークを招く等の問題があった。【解決手段】 この発明では、あらかじめ、コバルトシリサイド膜を形成しようとする領域にGe注入層を、例えば拡散領域の表面と拡散領域との中間的な深さにそのピークが位置するように形成しておく。これによってコバルトシリサイド膜の形成の際に、Geが存在する部分についてはシリサイド化を抑制し、拡散領域と半導体基板との接合面にシリサイド膜が達しないような平滑な底面を有するコバルトシリサイド膜を形成する。
Claim (excerpt)：
半導体基板の表面に形成されたCoSi2層、上記CoSi2層と上記半導体基板を構成するSiとの界面若しくは上記界面よりも浅い位置にGe不純物濃度ピークを有するGe注入層、上記Ge注入層の下部に形成された不純物領域を含み、上記CoSi2層と上記Ge注入層が接合する面は平滑であり、上記CoSi2層は上記半導体基板と上記不純物領域とのPN接合面から離隔していることを特徴とする半導体装置。
IPC (2)：
H01L 21/28 301 ,  H01L 29/78
FI (2)：
H01L 21/28 301 T ,  H01L 29/78 301 X
Patent cited by the Patent：
Cited by examiner (10)
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平3-345630   Applicant：株式会社東芝
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願平3-277273   Applicant：三菱電機株式会社
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平6-310262   Applicant：日本電気株式会社
Show all

Return to Previous Page

TOP

BOTTOM