Pat
J-GLOBAL ID:200903011481594437

半導体イメージ・センサおよびその方法

Inventor:
Applicant, Patent owner:
Agent (1): 大貫 進介 (外1名)
Gazette classification:公開公報
Application number (International application number):1998322993
Publication number (International publication number):1999233749
Application date: Nov. 13, 1998
Publication date: Aug. 27, 1999
Summary:
【要約】【課題】 イメージ・センサ10を提供する。【解決手段】 イメージ・センサ10は、N型導通領域26と、P型ピン型層37とを含むイメージ検出素子を有する。これら2つの領域は、異なる深さで2つのPN接合部を形成し、これが異なる光の周波数における電荷キャリア捕集の効率を向上させる。導通領域26は、導通領域26の一部がMOSトランジスタ32のソースとして機能できるようにする角度付き注入によって形成される。
Claim (excerpt):
イメージ・センサを形成する方法であって:第1導電型の半導体基板を設ける段階;前記基板の上にエンハンスメント層(12)を形成する段階であって、前記エンハンスメント層は、前記第1導電型および第1ドーピング濃度を有する、段階;前記エンハンスメント層の第1部分の上に第1ウェル(16)を形成する段階であって、前記第1ウェルは、前記第1導電型および前記第1ドーピング濃度よりも大きい第2ドーピング濃度を有し、前記第1ウェルは、前記エンハンスメント層内への第1深さ(24)を有する、段階;前記エンハンスメント層(12)の第2部分に第2導電型の導通領域(26)を形成する段階であって、前記導通領域の第1部分は、MOSトランジスタ(32)の一部を形成する、段階;およびピン型層の第1部分を前記導通領域内に形成し、かつ前記MOSトランジスタ(32)から離れる方向へ前記導通領域(26)から横方向に延在するピン型層の第2部分を形成することにより、前記エンハンスメント層(12)の第2領域に前記第1導電型のピン型層(37)を形成する段階;によって構成されることを特徴とする方法。
IPC (3):
H01L 27/146 ,  H01L 21/265 ,  H01L 31/10
FI (3):
H01L 27/14 A ,  H01L 21/265 604 V ,  H01L 31/10 A
Patent cited by the Patent:
Cited by examiner (12)
Show all

Return to Previous Page