Pat
J-GLOBAL ID:200903013104045995

多値抵抗体メモリ素子とその製造及び動作方法

Inventor:
Applicant, Patent owner:
Agent (3): 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
Gazette classification:公開公報
Application number (International application number):2006104919
Publication number (International publication number):2006295168
Application date: Apr. 06, 2006
Publication date: Oct. 26, 2006
Summary:
【課題】多値抵抗体メモリ素子を提供する。【解決手段】基板と、基板上に形成されたトランジスタと、トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、ストレージノードは、基板に連結された下部電極と、下部電極上に積層された第1相変化層と、第1相変化層上に形成された第1障壁層と、第1障壁層上に形成された第2相変化層と、第2相変化層上に形成された上部電極と、を備えることを特徴とする。【選択図】図2
Claim (excerpt):
基板と、前記基板上に形成されたトランジスタと、前記トランジスタに連結されたストレージノードとを有する抵抗体メモリ素子において、 前記ストレージノードは、 前記基板に連結された下部電極と、 前記下部電極上に積層された第1相変化層と、 前記第1相変化層上に形成された第1障壁層と、 前記第1障壁層上に形成された第2相変化層と、 前記第2相変化層上に形成された上部電極と、を備えることを特徴とする抵抗体メモリ素子。
IPC (2):
H01L 27/105 ,  H01L 45/00
FI (2):
H01L27/10 448 ,  H01L45/00 A
F-Term (7):
5F083FZ10 ,  5F083GA10 ,  5F083JA36 ,  5F083JA42 ,  5F083MA06 ,  5F083MA20 ,  5F083ZA21
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page