Pat
J-GLOBAL ID：200903013928453294

半導体ウェーハ及びその製造方法

Inventor：
米田 健司

About 米田 健司


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (6)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  竹内 祐二 ,  今江 克実 ,  原田 智雄
Gazette classification：公開公報
Application number (International application number)：2003414499
Publication number (International publication number)：2005175251
Application date： Dec. 12, 2003
Publication date： Jun. 30, 2005
Summary：
【課題】 外方拡散を抑制しながら、ゲッタリングが困難な汚染金属に対しても確実にゲッタリングが可能となる半導体ウェーハを実現できるようにする。 【解決手段】 エピタキシャルウェーハ10は、P型の単結晶シリコンからなり、バルク微小欠陥(BMD)を有する半導体基板11と、該半導体基板11の主面上にP型のシリコンがエピタキシャル成長してなるエピタキシャル層12とを有している。半導体基板11には、該半導体基板11の内部における主面の近傍に、半導体基板11の不純物濃度よりも高濃度に硼素が導入されてなる第1の硼素イオン注入層14及び第2の硼素イオン注入層15が互いに間隔をおいて主面と平行に設けられ、該主面と反対側の面の近傍にも、半導体基板11の不純物濃度よりも高濃度に硼素が導入されてなる第3の硼素イオン注入層16及び第4の硼素イオン注入層17が互いに間隔をおいて主面と平行に設けられている。【選択図】 図1
Claim (excerpt)：
P型の単結晶シリコンからなり、バルク微小欠陥を有する半導体基板と、 前記半導体基板の主面上にP型のシリコンがエピタキシャル成長してなるエピタキシャル層とを備え、 前記半導体基板は、該半導体基板の内部における主面の近傍又は該主面と反対側の面の近傍に、前記半導体基板の不純物濃度よりも高濃度の不純物が導入されてなる少なくとも1層のP型の高濃度不純物層を有していることを特徴とする半導体ウェーハ。
IPC (1)：
H01L21/322
FI (1)：
H01L21/322 R
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM