Pat
J-GLOBAL ID:200903013978635105

銅のインターフェース導電性を向上させる方法およびその方法を用いて形成された銅導電体インターフェース

Inventor:
Applicant, Patent owner:
Agent (1): 山本 秀策
Gazette classification:公開公報
Application number (International application number):1997260021
Publication number (International publication number):1998116831
Application date: Sep. 25, 1997
Publication date: May. 06, 1998
Summary:
【要約】【課題】 IC表面に形成される銅のインターフェース導電性を向上させる方法を提供する。【解決手段】 本発明による銅のインターフェース導電性を向上させる方法は、集積回路(IC)表面に設けられる銅(Cu)のインターフェース導電性を向上させる方法であって、選択された銅を形成する表面42は主に、該ICの選択された領域に設けられる導電性表面であり、該方法は、a)該選択された銅を形成する表面42を、低エネルギーのイオン源に曝す工程と、b)該工程a)の該イオン曝露に応じて、該銅を形成する表面42から汚染物質を取り除く工程と、c)CVD Cuを、該工程a)で曝露された該銅を形成する表面42に供給し、該工程a)の該イオン曝露によって、該堆積されたCu層48と該銅を形成する表面42との間の電気伝導性が向上する、工程と、を包含する。
Claim (excerpt):
集積回路(IC)表面に設けられる銅(Cu)のインターフェース導電性を向上させる方法であって、選択された銅を形成する表面は主に、該ICの選択された領域に設けられる導電性表面であり、該方法は、a)該選択された銅を形成する表面を、低エネルギーのイオン源に曝す工程と、b)該工程a)の該イオン曝露に応じて、該銅を形成する表面から汚染物質を取り除く工程と、c)CVD Cuを、該工程a)で曝露された該銅を形成する表面に供給し、該工程a)の該イオン曝露によって、該堆積されたCuと該銅を形成する表面との間の電気伝導性が向上する、工程と、を包含する銅のインターフェース導電性を向上させる方法。
IPC (2):
H01L 21/3205 ,  H01L 21/768
FI (2):
H01L 21/88 M ,  H01L 21/90 A
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page