Pat
J-GLOBAL ID：200903014457871810

半導体装置およびその製造方法

Inventor：
宇佐美 達矢

About 宇佐美 達矢


Applicant, Patent owner：
NECエレクトロニクス株式会社

About NECエレクトロニクス株式会社


Agent (1)： 徳丸 達雄
Gazette classification：公開公報
Application number (International application number)：2003420838
Publication number (International publication number)：2004253780
Application date： Dec. 18, 2003
Publication date： Sep. 09, 2004
Summary：
【課題】Si-H結合をもつ層間膜またはCu配線上に吸湿ブロック耐性がない膜がある場合、吸湿により、配線間容量またはビア抵抗が上昇する。【解決手段】Si-H結合を有する絶縁膜およびCu配線上にシリコン炭化窒化膜が被覆形成されている。シリコン炭化窒化膜が吸湿ブロックの役割をして下層の絶縁膜およびCu膜の吸湿に伴う劣化を防止する。特にシリコン炭化窒化膜中の窒素濃度が10atm%以上35atm%未満であるとき極めて効果が大きい。【選択図】 図1
Claim (excerpt)：
半導体基板を含んだ下地上に、Si-H結合を有する層間絶縁膜を有し、前記層間絶縁膜上にシリコン炭化窒化膜が形成されていることを特徴とする半導体装置。
IPC (1)：
H01L21/768
FI (1)：
H01L21/90 M
F-Term (52)：
5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033LL09 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ54 ,  5F033QQ60 ,  5F033QQ61 ,  5F033QQ73 ,  5F033QQ92 ,  5F033QQ96 ,  5F033QQ98 ,  5F033RR01 ,  5F033RR06 ,  5F033RR08 ,  5F033RR20 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS15 ,  5F033WW04 ,  5F033XX09 ,  5F033XX20 ,  5F033XX27 ,  5F033XX28
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM