電界効果型トランジスタの製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：外川英明
Gazette classification：公開公報
Application number (International application number)：1997350331
Publication number (International publication number)：1999186542
Application date： Dec. 19, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】実行的にチャネル領域と同程度に浅く、かつオフセット領域のない低抵抗なソース・ドレイン電極を備える電界効果トランジスタの製造方法の提供。【解決手段】半導体基板の一主面の、ゲート電極の側壁に第1の側壁絶縁膜を形成する工程と、第1の側壁絶縁膜に隣接する第1のソース・ドレイン領域を形成する工程と、第1の側壁絶縁膜に隣接する第2の側壁絶縁膜を形成する工程と、ゲート電極、第1の側壁絶縁膜、及び第2の側壁絶縁膜をマスクに、ソース・ドレイン予定領域をエッチング除去する工程と、エッチング除去したソース・ドレイン予定領域に、第1のソース・ドレイン領域とともにソース・ドレイン電極を構成する第2のソース・ドレイン領域を形成する工程とを具備する。

Claim (excerpt)：

半導体基板の一主面にゲート絶縁膜及びゲート電極を順次形成する工程と、前記ゲート電極の側壁に第1の側壁絶縁膜を形成する工程と、前記ゲート電極及び前記第1の側壁絶縁膜に隣接する前記半導体基板の主面に第1のソース・ドレイン領域を形成する工程と、前記第1の側壁絶縁膜に隣接する第2の側壁絶縁膜を形成する工程と、前記ゲート電極、前記第1の側壁絶縁膜、及び前記第2の側壁絶縁膜をマスクに、前記主面のソース・ドレイン予定領域をエッチング除去する工程と、前記エッチング除去したソース・ドレイン予定領域に、前記第1のソース・ドレイン領域とともにソース・ドレイン電極を構成する第2のソース・ドレイン領域を形成する工程とを具備することを特徴とする電界効果型トランジスタの製造方法。

Patent cited by the Patent：

Cited by examiner (7)

特開平3-044077
特開平3-046276
MOSトランジスタおよびその製造方法
Gazette classification：公開公報 Application number：特願平4-203117 Applicant：ソニー株式会社

Show all

Return to Previous Page