Pat
J-GLOBAL ID：200903015623699318

薄膜トランジスタ

Inventor：
是成 貴弘

About 是成 貴弘


Applicant, Patent owner：
株式会社 液晶先端技術開発センター

About 株式会社 液晶先端技術開発センター


Agent (1)： 和泉 良彦 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002094665
Publication number (International publication number)：2003298059
Application date： Mar. 29, 2002
Publication date： Oct. 17, 2003
Summary：
【要約】【課題】特性のばらつきを抑制できる薄膜トランジスタを提供する。【解決手段】ガラス基板2上に、SiO2膜からなる下地絶縁膜3を介して設けたSiからなる半導体層4と、半導体層4中の両側に設けたソース領域8およびドレイン領域9と、半導体層4中のソース領域8とドレイン領域9との間のチャネル領域10と、チャネル領域10の上にSiO2膜からなるゲート絶縁膜6を介して設けたゲート電極7とを有する薄膜トランジスタ1において、少なくともゲート電極7で被覆されたチャネル領域10におけるチャネル幅方向WDの端部5のテーパ角を略60度以上とした構成。
Claim (excerpt)：
基板上に設けた半導体層と、前記半導体層中の両側に設けたソース領域およびドレイン領域と、前記半導体層中の前記ソース領域と前記ドレイン領域との間のチャネル領域と、前記チャネル領域の上にゲート絶縁膜を介して設けたゲート電極とを有する薄膜トランジスタにおいて、少なくとも前記ゲート電極で被覆された前記チャネル領域におけるチャネル幅方向の端部のテーパ角が略60度以上であることを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 29/786 ,  G02F 1/1368
FI (3)：
G02F 1/1368 ,  H01L 29/78 618 C ,  H01L 29/78 618 F
F-Term (33)：
2H092JA25 ,  2H092JA29 ,  2H092JA31 ,  2H092JA32 ,  2H092JA33 ,  2H092JA35 ,  2H092JA39 ,  2H092KA05 ,  2H092KA12 ,  2H092KB24 ,  2H092MA27 ,  2H092NA24 ,  2H092NA29 ,  2H092PA01 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG32 ,  5F110GG34 ,  5F110GG36 ,  5F110GG39 ,  5F110HJ01 ,  5F110HJ04
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM