Pat
J-GLOBAL ID：200903015668970390

半導体装置の製造方法

Inventor：
岩 澤 和 明

About 岩 澤 和 明


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (5)： 吉武 賢次 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  出口 智也
Gazette classification：公開公報
Application number (International application number)：2007129393
Publication number (International publication number)：2008288263
Application date： May. 15, 2007
Publication date： Nov. 27, 2008
Summary：
【課題】STIの埋め込み絶縁膜に用いるSiO2膜を高密度化するとともに、その膜質を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1上に、半導体膜を形成し少なくとも半導体膜にSTI溝7a、7bを形成し、半導体膜上に塗布型SiO2をスピンコートにより塗布することによりSTI溝7a、7bに塗布型SiO2を埋め込んだ後、プリベークし、成膜された塗布型SiO2膜8の上に、Siを含有する揮発物の通過を防止し少なくともH2OおよびO2は通過可能な揮発物放出防止層9を形成し、塗布型SiO2膜8のプリベーク時の温度よりも高い温度で、加熱処理する。【選択図】図4
Claim (excerpt)：
半導体基板上に、半導体膜を形成し 少なくとも前記半導体膜にSTI溝を形成し、 前記半導体膜上にシリコンを含む塗布材料をスピンコートにより塗布することにより前記STI溝に前記シリコンを含む塗布材料を埋め込んだ後、プリベークすることにより塗布型SiO2膜を形成し、 成膜された前記塗布型SiO2膜の上に、Siを含有する揮発物の通過を防止し少なくともH2OおよびO2は通過可能な揮発物放出防止層を形成し、 前記塗布型SiO2膜のプリベーク時の温度よりも高い温度で、加熱処理する ことを特徴とする半導体装置の製造方法。
IPC (6)：
H01L 21/76 ,  H01L 27/08 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (4)：
H01L21/76 L ,  H01L27/08 331A ,  H01L27/10 434 ,  H01L29/78 371
F-Term (51)：
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA70 ,  5F032AA77 ,  5F032AA78 ,  5F032AA84 ,  5F032BA03 ,  5F032BA06 ,  5F032CA17 ,  5F032CA24 ,  5F032DA02 ,  5F032DA10 ,  5F032DA23 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78 ,  5F048AA04 ,  5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB06 ,  5F048BB08 ,  5F048BB12 ,  5F048BG13 ,  5F083EP02 ,  5F083EP23 ,  5F083EP27 ,  5F083EP44 ,  5F083EP55 ,  5F083EP56 ,  5F083EP76 ,  5F083JA04 ,  5F083JA05 ,  5F083JA35 ,  5F083NA01 ,  5F083NA06 ,  5F083PR23 ,  5F083PR33 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA03 ,  5F101BA07 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BB05 ,  5F101BD34 ,  5F101BD35 ,  5F101BH16
Patent cited by the Patent：
Cited by applicant (4)
Show all

Return to Previous Page

TOP

BOTTOM