Pat
J-GLOBAL ID：200903015808054330
強誘電体メモリ装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997020577
Publication number (International publication number)：1998223852
Application date： Feb. 03, 1997
Publication date： Aug. 21, 1998
Summary：
【要約】【課題】 強誘電体メモリ装置におけるキャパシタ部に水素が侵入しないようにする。【解決手段】 半導体基板11の上には、金属薄膜よりなる下部電極14aと強誘電体薄膜よりなる容量絶縁膜14bと金属薄膜よりなる上部電極14cとを有する強誘電体キャパシタ14が形成されている。強誘電体キャパシタ14の上面及び側面はTi酸化膜15で直接覆われている。層間絶縁膜13には、半導体基板11の上面におけるトランジスタ12と強誘電体キャパシタ14との間に位置する導体基板11の上面を露出させる第1の接続孔13aと、上部電極14cの上面を露出させる第2の接続孔13bとが形成されると共に、半導体基板11と上部電極14cとを電気的に接続し、Ti窒化膜よりなる第1の配線層16aと金属薄膜よりなる第2の配線層16bとからなる多重配線層16が形成されている。
Claim (excerpt)：
基板上に形成されており、下部電極と、該下部電極の上の強誘電体よりなる容量絶縁膜と、該容量絶縁膜の上の上部電極とを有する強誘電体キャパシタを備え、前記強誘電体キャパシタの上面及び側面は、Ti酸化膜又はTi窒化膜により直接覆われていることを特徴とする強誘電体メモリ装置。
IPC (8)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
, H01L 27/10 451
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 651
, H01L 27/10 451
, H01L 27/04 C
, H01L 29/78 371
