Pat
J-GLOBAL ID：200903016914271931

半導体装置およびその製造方法

Inventor：
若林 整

About 若林 整


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996159829
Publication number (International publication number)：1998012869
Application date： Jun. 20, 1996
Publication date： Jan. 16, 1998
Summary：
【要約】【課題】 タングステン膜を有するMOSFETのゲート電極に関して、低抵抗タングステン膜の製造方法と、2度のレジストの露光工程で、ゲート電極およびソース・ドレイン領域を形成できる構造を提供する。【解決手段】 MOSFET形成において、シリコン基板1上に、素子分離領域2、ゲート絶縁膜3、ゲートポリシリコン膜4を形成後、窒化チタン膜5を形成する。さらに、窒化チタン膜を再結晶化することにより、その上に形成するタングステン膜6の低抵抗化を実現する。次に、CMOS形成において、シリコン基板1上に、素子分離領域2とゲート絶縁膜3と、前記ゲート絶縁膜上の幅0.35μm 以下のポリシリコン膜4、前記ポリシリコン膜上の幅0.35μm 以下で膜厚10nm未満の窒化チタン膜5、前記窒化チタン膜上の幅0.35μm 以下のタングステン膜6で構成される構造により、2度のレジストの露光工程とイオン注入と熱処理で、ゲート電極およびソース・ドレイン領域を形成でき、かつ、ゲート電極中の不純物の相互拡散が発生しない構造を提供する。
Claim (excerpt)：
ゲート絶縁膜上にゲート電極を形成する工程において、少なくとも、窒化チタン膜を形成する工程と、前記窒化チタン膜を再結晶化する工程を備えたことよりなるゲート電極を特徴とする半導体装置の製造方法。
IPC (3)：
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/336
FI (3)：
H01L 29/78 301 G ,  H01L 21/28 301 A ,  H01L 29/78 301 P
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM