Pat

J-GLOBAL ID：200903017019701846

半導体装置の製造方法

Inventor： リン マ ,  アダム アマリ ,  シッドゥハース キヤワット ,  アシタ ミルチャンダニ ,  ドナルド ヘ ,  ナレシュ タパール ,  リトゥ ソドゥヒ ,  カイル スプリング ,  ダニエル キンザー
Applicant, Patent owner： インターナショナル レクティファイアー コーポレイション
Agent (2)： 竹沢 荘一 ,  中馬 典嗣
Gazette classification：公表公報
Application number (International application number)：2004540339
Publication number (International publication number)：2006509350
Application date： Sep. 30, 2003
Publication date： Mar. 16, 2006
Summary：

【課題】 非常に小型で、かつON抵抗とゲート電荷が低く、電流の利用効率が高いパワーデバイスを提供する。【解決手段】 ダイ表面の凹部において、フィールド酸化膜を有し、かつ能動素子が形成される終端構造を形成する工程と、主たる酸化工程が終了した後、ソース領域を形成する工程によって、多様なトレンチを有し、小型で、特性が良好な半導体装置を製造する。

Claim (excerpt)：

第1の導電型のチャネル収容層を有する、半導体材料からなるダイを用意する工程と、 前記チャネル収容層上に、酸化抑制材の層を形成する工程と、 前記チャネル収容層に、トレンチを形成する工程と、 前記トレンチの周囲に、前記半導体材料の表面を露出させた終端構造用凹部を形成する工程と、 前記各トレンチの側壁と底部に、もう一つの酸化抑制材の層を形成する工程と、 前記終端構造用凹部における露出した半導体材料の表面に、酸化膜を成長させる工程とを含む半導体装置の製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (5)：

H01L29/78 653C ,  H01L29/78 658G ,  H01L29/78 658D ,  H01L29/78 658F ,  H01L29/78 658A

Patent cited by the Patent：

Cited by examiner (5)

• 縦型電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平8-167665   Applicant：日本電気株式会社
• 絶縁ゲート型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平10-270774   Applicant：関西日本電気株式会社
• プレーナ型半導体素子およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-061838   Applicant：富士電機株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-050191   Applicant：富士ゼロックス株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-215025   Applicant：三洋電機株式会社