Pat
J-GLOBAL ID:200903018155510392

LED及びレーザダイオードの成長のため大面積で低欠陥密度の膜を分離する方法及び半導体デバイスの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 吉田 研二 (外2名)
Gazette classification:公開公報
Application number (International application number):2001008539
Publication number (International publication number):2001257193
Application date: Jan. 17, 2001
Publication date: Sep. 21, 2001
Summary:
【要約】【課題】 ベース基板に低欠陥密度膜を形成した後低欠陥密度膜をベース基板から分離させること。【解決手段】 膜成長の間に形成される境界欠陥の位置を制御するためのリリース層をベース基板に生成且つパターニングし(ステップ1020)、リリース層上に低欠陥密度膜を成長させる(ステップ1060)。その後、リリース層をエッチングすることで低欠陥密度膜をベース基板から分離して(ステップ1100)、低欠陥密度膜上にデバイスを成長させる(ステップ1080)。こうすることで、ベース基板に好適に低欠陥密度膜を形成した後、低欠陥密度膜をベース基板から分離させ低欠陥密度膜上にデバイスを形成することができる。
Claim (excerpt):
ベース基板から膜を分離する膜分離方法であって、前記ベース基板の上にリリース層材料を堆積してリリース層を形成するステップと、前記リリース層の上に膜を成長するステップと、前記リリース層をエッチャントでエッチングして、前記膜を前記ベース基板から分離するステップと、を含む膜分離方法。
IPC (4):
H01L 21/306 ,  H01L 21/205 ,  H01L 33/00 ,  H01S 5/02
FI (4):
H01L 21/205 ,  H01L 33/00 C ,  H01S 5/02 ,  H01L 21/306 A
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page