Pat
J-GLOBAL ID：200903018315661740

磁気抵抗効果膜を用いたメモリ

Inventor：
池田 貴司

About 池田 貴司


Applicant, Patent owner：
キヤノン株式会社

About キヤノン株式会社


Agent (1)： 金田 暢之 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001394551
Publication number (International publication number)：2003197872
Application date： Dec. 26, 2001
Publication date： Jul. 11, 2003
Summary：
【要約】 (修正有)【課題】 読み出し信号が大きくかつ記録密度の高いメモリを提供する。【解決手段】 積層された2つの磁気抵抗効果膜に1ビットを記録し、このとき一方を抵抗が高くなる磁化配列、他方を抵抗が低くなる磁化配列とする。ただし、磁性体は垂直磁化膜である。2つの磁気抵抗効果膜は記録配線を共有可能である。磁化固定層011,014が反平行となっているため、記憶磁界の方向により、磁化自由層012,015の磁化の向きが、反平行の場合は抵抗が高くなり、平行の場合は抵抗が低くなる。
Claim (excerpt)：
非磁性膜が磁性膜に挟まれている構造を有する磁気抵抗効果膜が一対と、前記一対の磁気抵抗効果膜に磁界を印加して、各磁気抵抗効果膜の抵抗が異なる状態とし1ビットの記録を行なう第1の磁界印加手段と、前記磁気抵抗効果膜の抵抗値により生じる電位を検出するためのビット線とを有するメモリであって、前記一対の磁気抵抗効果膜は膜面法線方向に積層されていることを特徴とするメモリ。
IPC (5)：
H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01F 10/14 ,  H01L 43/08
FI (5)：
G11C 11/14 A ,  G11C 11/15 ,  H01F 10/14 ,  H01L 43/08 Z ,  H01L 27/10 447
F-Term (12)：
5E049AA01 ,  5E049AC00 ,  5E049AC05 ,  5E049BA07 ,  5E049BA08 ,  5E049CB01 ,  5E049DB12 ,  5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083GA12 ,  5F083JA36
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM