Pat
J-GLOBAL ID:200903018455417084
半導体装置
Inventor:
,
,
Applicant, Patent owner:
Agent (6):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 高橋 佳大
Gazette classification:公開公報
Application number (International application number):2003026086
Publication number (International publication number):2004241413
Application date: Feb. 03, 2003
Publication date: Aug. 26, 2004
Summary:
【課題】素子特性指標Ron・Qgdの値が小さく、且つ、アバランシェ耐量が大きいトレンチゲート型パワーMOSFETを提供する。【解決手段】本発明に係る半導体装置は、従来の通常のトレンチゲート型パワーMOSFETと同等のピッチで複数列のストライプ状トレンチが形成され、且つ、ゲート電極が一列又は二列おきのトレンチ内に、ソース電極が残余のトレンチ内に形成されているものである。【選択図】 図1
Claim (excerpt):
第一導電型の半導体基板と、
前記半導体基板上に形成された第一導電型の半導体層と、
前記半導体層上に形成された第二導電型のベース層と、
前記ベース層表面から所定の深さまで所定の間隔ごとに形成された複数列のストライプ状トレンチと、
前記各トレンチの側面及び底面に形成された絶縁膜と、
前記各トレンチ間の前記ベース層表層部に形成された第一導電型のソース層と、
前記各トレンチ間の前記ベース層表層部中央に形成された第二導電型のストライプ状コンタクト層と、
前記複数列のトレンチのうち一列おきの各トレンチ内に形成されたゲート電極と、
前記ゲート電極が形成されたトレンチ以外の前記各トレンチ内並びに前記各ソース層及び前記コンタクト層上に形成されたソース電極と、
前記半導体基板裏面に形成されたドレイン電極と、
を備えていることを特徴とする半導体装置。
IPC (1):
FI (2):
H01L29/78 652M
, H01L29/78 653A
Patent cited by the Patent:
Cited by examiner (4)
-
絶縁ゲート型半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2000-351253
Applicant:三洋電機株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平11-260709
Applicant:株式会社東芝
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願2001-160160
Applicant:三菱電機株式会社
-
絶縁ゲート型半導体素子
Gazette classification:公開公報
Application number:特願2000-192362
Applicant:株式会社東芝
Show all
Return to Previous Page