Pat
J-GLOBAL ID：200903019224323610

半導体装置の製造方法

Inventor：
栗林 均

About 栗林 均


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 酒井 昭徳
Gazette classification：公開公報
Application number (International application number)：2002024778
Publication number (International publication number)：2003229479
Application date： Jan. 31, 2002
Publication date： Aug. 15, 2003
Summary：
【要約】【課題】 トレンチ側壁にゲート絶縁膜を形成する前に、トレンチ内部の残渣を除去する処理、トレンチ側壁を平坦化する処理、およびトレンチコーナー部を丸める処理を制御性よく、かつ再現性よくおこなうこと。【解決手段】 トレンチを形成し、側壁保護膜を除去した後、水素濃度が50〜100%の雰囲気中で、常圧で、950〜1050°Cで5〜30秒間、水素アニール処理をおこない、水素アニールによる酸化膜のエッチング作用により、トレンチ内部に取りきれずに残ったSiO2系の残渣を除去し、トレンチ側壁を平坦化する。つづいて、水素の分圧が1000ppm〜100%の雰囲気中で、10mTorr〜760Torrの圧力で、950〜1050°Cの温度で1〜10分間の水素アニール処理をおこない、シリコン原子の表面拡散作用により、トレンチコーナー部を丸める。その後、ゲート絶縁膜を形成する。
Claim (excerpt)：
半導体基板の表面層にトレンチを形成し、該トレンチの側壁に生成された保護膜を除去した後、該トレンチの側壁に沿ってゲート絶縁膜を形成する前に、950°C以上1050°C以下の温度で水素アニールをおこない、前記トレンチ側壁のクリーニング処理および前記トレンチコーナー部の丸め処理をおこなうことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/76 ,  H01L 21/306 ,  H01L 21/324 ,  H01L 27/08 331
FI (4)：
H01L 21/324 Z ,  H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 21/302 P
F-Term (29)：
5F004AA14 ,  5F004BA04 ,  5F004BB26 ,  5F004DA24 ,  5F004DB03 ,  5F004EB08 ,  5F032AA35 ,  5F032AA36 ,  5F032AA37 ,  5F032AA45 ,  5F032AA47 ,  5F032AA67 ,  5F032AA70 ,  5F032AA78 ,  5F032CA03 ,  5F032CA17 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA30 ,  5F032DA74 ,  5F032DA78 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB19 ,  5F048BD06 ,  5F048BG13 ,  5F048BG14
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM