Pat
J-GLOBAL ID：200903019312800568

半導体集積回路装置

Inventor：
和田 伸一

About 和田 伸一


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1997049329
Publication number (International publication number)：1998247721
Application date： Mar. 04, 1997
Publication date： Sep. 14, 1998
Summary：
【要約】【課題】 高い静電耐圧を有し、信頼性が高く、製造工程数の増大化を回避してコストの低減化をはかる。【解決手段】 共通の半導体基板50に、少なくとも電界効果トランジスタFET51とキャパシタ52とを含む回路素子が形成される半導体集積回路装置において、FETのゲート電極53と第1のキャパシタ電極54とが同一導電層55によって形成され、第1の層間絶縁層56によって第1のキャパシタ電極54上に第1の誘電体層57が形成され、第1の配線層58と第2のキャパシタ電極59とが同一導電層60によって形成されてなり、第1および第2のキャパシタ電極54,59は、第1の誘電体層57を介して対向され、両者間に第1の静電容量を形成する構成とする。
Claim (excerpt)：
共通の半導体基板に、少なくとも電界効果トランジスタとキャパシタとを含む回路素子が形成される半導体集積回路装置において、上記電界効果トランジスタのゲート電極と第1のキャパシタ電極とが同一導電層によって形成され、第1の層間絶縁層によって上記第1のキャパシタ電極上に第1の誘電体層が形成され、第1の配線層と第2のキャパシタ電極とが同一導電層によって形成されてなり、上記第1および第2のキャパシタ電極は、上記第1の誘電体層を介して対向され、両者間に第1の静電容量を形成してなることを特徴とする半導体集積回路装置。
IPC (3)：
H01L 27/04 ,  H01L 21/822 ,  H03F 3/60
FI (3)：
H01L 27/04 C ,  H03F 3/60 ,  H01L 27/04 F
Patent cited by the Patent：
Cited by applicant (7)
  • 特開平4-369861
  • 特開昭61-188959
  • 化合物半導体装置
    Gazette classification：公開公報   Application number：特願平4-025028   Applicant：株式会社日立製作所, 日立東部セミコンダクタ株式会社
Show all
Cited by examiner (4)
  • 特開平4-369861
  • 特開昭61-188959
  • 化合物半導体装置
    Gazette classification：公開公報   Application number：特願平4-025028   Applicant：株式会社日立製作所, 日立東部セミコンダクタ株式会社
Show all

Return to Previous Page

TOP

BOTTOM