Pat
J-GLOBAL ID:200903019577898314

半導体素子とその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 福田 賢三 (外2名)
Gazette classification:公開公報
Application number (International application number):2000194035
Publication number (International publication number):2002016266
Application date: Jun. 28, 2000
Publication date: Jan. 18, 2002
Summary:
【要約】【課題】 用いる半導体基板ウエハの厚みにより、当該ウエハに作り込まれる半導体素子の素子特性が固定的になる不都合を解消する。【解決手段】半導体ウエハ10の内部を該半導体ウエハの互いに対向する第一、第二の主面に抜けるように第一、第二電極E1,E2間で主たる電流を流す半導体素子100 を加工するときに必要な機械強度は、当該素子を作り込む半導体ウエハの厚みdoにより確保する。素子を作り込む前に、半導体ウエハ10の一主面に凹部を設けることで厚みdsの薄い領域部分を形成し、ここに半導体素子を作り込む。この際、当該薄層化部分における厚みdsが、作り込む半導体素子に要求される素子特性を満たす寸法となるようにしておく。
Claim (excerpt):
半導体ウエハの内部を該半導体ウエハの互いに対向する第一、第二の主面に抜けるように主たる電流を流す半導体素子であって;加工時に必要な機械強度を確保するための第一の厚みを有する半導体ウエハの第一または第二の主面、あるいは第一、第二の双方の主面に凹部が設けられることで該第一の厚みよりも薄い第二の厚みとなっている半導体ウエハの薄層化部分に作り込まれ;該薄層化部分における該第二の厚みが、該半導体素子に要求される素子特性を満たす寸法となっていること;を特徴とする半導体素子。
IPC (9):
H01L 29/866 ,  H01L 29/74 ,  H01L 29/744 ,  H01L 29/747 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 29/861
FI (11):
H01L 29/747 ,  H01L 29/78 652 E ,  H01L 29/78 652 C ,  H01L 29/78 653 A ,  H01L 29/78 655 D ,  H01L 29/78 655 A ,  H01L 29/90 S ,  H01L 29/74 F ,  H01L 29/74 A ,  H01L 29/74 C ,  H01L 29/90 Z
F-Term (8):
5F005AA02 ,  5F005AB02 ,  5F005AF01 ,  5F005AF02 ,  5F005BA02 ,  5F005BB01 ,  5F005EA02 ,  5F005GA01
Patent cited by the Patent:
Cited by examiner (5)
  • 特開昭51-118971
  • 双方向型半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平5-024576   Applicant:富士電機株式会社
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平6-030675   Applicant:日本電気株式会社
Show all

Return to Previous Page