Pat
J-GLOBAL ID:200903020046359859

電子デバイス用基板及びこれを用いた薄膜圧電体素子、並びに電子デバイス用基板の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 大石 皓一 (外1名)
Gazette classification:公開公報
Application number (International application number):2000357742
Publication number (International publication number):2002164586
Application date: Nov. 24, 2000
Publication date: Jun. 07, 2002
Summary:
【要約】【課題】 半導体基板から強誘電体薄膜にかかる引っ張り応力が簡単な方法によって緩和された電子デバイス用基板を提供する。【解決手段】 半導体基板3上に形成されたエピタキシャル膜である下部電極5と、下部電極5上に形成されたエピタキシャル膜である強誘電体層6と、強誘電体層6上に形成された上部電極7とを備える電子デバイス用基板であって、下部電極5の膜厚が200〜1000nmに設定されている。これにより、半導体基板3から強誘電体薄膜6にかかる引っ張り応力が緩和され、強誘電体薄膜6のcドメインの割合が高くなる。
Claim (excerpt):
半導体基板上に形成されたエピタキシャル膜である下部電極と、前記下部電極上に形成されたエピタキシャル膜である強誘電体層と、前記強誘電体層上に形成された上部電極とを備える電子デバイス用基板であって、前記下部電極の膜厚が200〜1000nmであることを特徴とする電子デバイス用基板。
IPC (3):
H01L 41/08 ,  H01L 41/18 ,  H01L 41/22
FI (3):
H01L 41/08 D ,  H01L 41/18 101 Z ,  H01L 41/22 Z
Patent cited by the Patent:
Cited by examiner (5)
Show all
Article cited by the Patent:
Return to Previous Page