Pat
J-GLOBAL ID：200903020232889949

半導体装置及びその製造方法

Inventor：
中村 博文

About 中村 博文


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 畑 泰之
Gazette classification：公開公報
Application number (International application number)：1996304262
Publication number (International publication number)：1998144733
Application date： Nov. 15, 1996
Publication date： May. 29, 1998
Summary：
【要約】【課題】 フェイスダウン型半導体装置で、半導体チップを回路基板に実装した後、検査終了後不良と識別された場合のリペアが容易で、且つ封止樹脂中にボイドが発生しない半導体装置を提供する。【解決手段】 回路基板2の外部接続用パッド6と半導体チップ1の導電性バンプ3とが互いに接合して形成されたフェイスダウン実装による半導体装置10において、該半導体チップ1と該回路基板2とが作る当該半導体装置10の間隙11に熱可塑性樹脂7と硬化性樹脂5が充填されている半導体装置10。
Claim (excerpt)：
回路基板の外部接続用パッドと半導体チップの導電性バンプとが互いに接合して形成されたフェイスダウン実装による半導体装置において、該半導体チップと該回路基板とが作る当該半導体装置の間隙に熱可塑性樹脂と硬化性樹脂が充填されていることを特徴とする半導体装置。
IPC (3)：
H01L 21/60 311 ,  H01L 21/56 ,  H01L 23/28
FI (3)：
H01L 21/60 311 S ,  H01L 21/56 R ,  H01L 23/28 Z
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM