Pat

J-GLOBAL ID：200903020491067221

超接合半導体素子およびその製造方法

Inventor： 宮坂 靖 ,  藤平 龍彦 ,  大西 泰彦 ,  上野 勝典 ,  岩本 進
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：1999237286
Publication number (International publication number)：2001111041
Application date： Aug. 24, 1999
Publication date： Apr. 20, 2001
Summary：

【要約】【課題】オン状態では電流を流すとともに、オフ状態では空乏化する並列pn層からなるドリフト層を備えた超接合半導体素子において、パラメータの影響を明らかにし、量産化を容易にする。【解決手段】nドリフト領域12aの不純物量がp仕切り領域12bの不純物量の100〜150%の範囲内または110〜150%の範囲内とする。あるいはnドリフト領域12aおよびp仕切り領域12bの一方の不純物濃度を他方の不純物濃度の92〜108%の範囲とする。また、一方の幅を他方の幅の94〜106%の範囲とする。

Claim (excerpt)：

第一と第二の主面と、主面に設けられた二つの主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層を備える超接合半導体素子において、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の100〜150%の範囲内にあることを特徴とする超接合半導体素子。

IPC (2)：

H01L 29/78 ,  H01L 29/861

FI (3)：

H01L 29/78 652 H ,  H01L 29/78 652 C ,  H01L 29/91 D

Patent cited by the Patent：

Cited by applicant (3)

• 高耐圧半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-026997   Applicant：三菱電機株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-004918   Applicant：富士電機株式会社
• 高電圧MOSFET構造
  Gazette classification：公開公報   Application number：特願平10-318826   Applicant：ハリスコーポレイション

Cited by examiner (3)

• 高耐圧半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-026997   Applicant：三菱電機株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-004918   Applicant：富士電機株式会社
• 高電圧MOSFET構造
  Gazette classification：公開公報   Application number：特願平10-318826   Applicant：ハリスコーポレイション