Pat
J-GLOBAL ID:200903021869029893

薄膜エピタキシャルウェ-ハおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 安倍 逸郎
Gazette classification:公開公報
Application number (International application number):1997026105
Publication number (International publication number):1998209057
Application date: Jan. 24, 1997
Publication date: Aug. 07, 1998
Summary:
【要約】【課題】 電気的特性が向上し、かつ製造時の歩留りも大きい減圧薄膜エピタキシャルウェーハおよびその製造方法を提供する。【解決手段】 COPが表面に存在しないか、個数が少ない単結晶シリコン基板を作製し、この単結晶シリコン基板にエピ層を減圧で薄く(4.0μm以下)エピタキシャル成長する。単結晶基板を作製する方法は、高濃度のP形不純物を添加する方法を採用する。こうすることで、薄膜エピウェーハの作製後、エピ層表面のCOPが消失または減少する。よって、COPを原因とした単結晶基板の欠陥が解消されたり小さくなり、薄膜エピウェーハの電気特性の向上が図れ、しかも製造時の歩留りも大きくなる。
Claim (excerpt):
単結晶シリコン基板と、この単結晶シリコン基板上に設けられ、COPがその表面に存在しない薄膜のエピタキシャル層と、を備え、上記単結晶シリコン基板は、CZ法により引き上げられ、所定濃度以上のP型不純物を含むことにより、COPがその表面に存在しない薄膜エピタキシャルウェーハ。
IPC (3):
H01L 21/205 ,  C30B 29/06 ,  H01L 21/20
FI (3):
H01L 21/205 ,  C30B 29/06 A ,  H01L 21/20
Patent cited by the Patent:
Cited by examiner (16)
  • シリコンウェーハの製造方法
    Gazette classification:公開公報   Application number:特願平4-181715   Applicant:三菱マテリアル株式会社, 三菱マテリアルシリコン株式会社
  • COPを低減した張り合わせ半導体基板およびその製造方法
    Gazette classification:公開公報   Application number:特願平6-209294   Applicant:三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
  • 特開平3-233936
Show all

Return to Previous Page